содержание      ..     2      3      4      5     ..

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ 1921ВК035. Руководство пользователя - часть 4

Приложение А (обязательное) Регистры микроконтроллера

В таблицах А.1.1 - А.18.4 представлены регистры с указанием их назначений,

мнемонических названий и адресов. Для большинства регистров показаны форматы и

дано подробное описание их битов, для остальных регистров указаны разрядность и

особенности программирования.

Для каждого блока отдельно приведены абсолютные базовые адреса, а в описаниях

регистров показаны смещения относительно его базового адреса, если не указано иное.

Абсолютный адрес регистра вычисляется путем сложения абсолютного базового адреса

блока и смещения этого регистра.

А.1 Регистры контроллера АЦП

Базовые адреса и смещения

Таблица A.1.1 - Базовый адрес АЦП

Адрес

Название

Описание

40000000h

ADC

Базовый адрес регистров АЦП

Таблица A.1.2 - Смещение структур регистров секвенсоров SEQs (s от 0 до 1)

относительно базового адреса

Смещение

Название

Описание

40h

SEQ0

Смещение регистров секвенсора 0

74h

SEQ1

Смещение регистров секвенсора 1

Таблица A.1.3 - Смещение структур регистров цифровых компараторов DCd (d от 0

до 3) относительно базового адреса

Смещение

Название

Описание

200h

DC0

Смещение регистров цифрового компаратора 0

20Ch

DC1

Смещение регистров цифрового компаратора 1

218h

DC2

Смещение регистров цифрового компаратора 2

224h

DC3

Смещение регистров цифрового компаратора 3

Таблица A.1.4 - Смещение массива регистров настройки каналов CHCTL

относительно базового адреса

Смещение

Название

Описание

500h

CHCTL

Смещение массива регистров настройки каналов

SEQEN - регистр включения секвенсоров

Таблица А.1.5 - Структура регистра SEQEN

Смещение: 00h

Сброс: 00000000h

193

Окончание таблицы А.1.5

Поле

Биты

Описание

SEQENs

1-0

Бит разрешения работы секвенсора s (s от 0 до 1)

0

Запрещено

1

Разрешено

–

31-2

Зарезервировано

SEQSYNC - регистр программной синхронизации секвенсоров

Таблица А.1.6 - Структура регистра SEQSYNC

Смещение: 04h

Сброс: 00000000h

Поле

Биты

Описание

GSYNC

31

Бит запуска секвенсоров.

Запись единицы запускает секвенсоры, работа которых разрешена и

для которых установлены биты SYNCs (s от 0 до 1)

SYNCs

1-0

Бит разрешения запуска секвенсора s

0

Запрещено

1

Разрешено (если установлен бит SEQENs в регистре SEQEN)

–

30-2

Зарезервировано

BSTAT - регистр флагов занятости

Таблица А.1.7 - Структура регистра BSTAT

Смещение: 08h

Сброс: 00000000h

Поле

Биты

Описание

ADCBUSY

16

Флаг занятости модуля АЦП

0

АЦП выключен или в режиме ожидания запроса

1

АЦП проводит измерения по активным запросам

SEQBUSYs

1-0

Флаг занятости секвенсора s (s от 0 до 1)

0

Секвенсор выключен или в режиме ожидания сигнала запуска

1

Секвенсор производит запуск/перезапуски или выполняет

задержку перезапуска

194

Окончание таблицы А.1.7

Поле

Биты

Описание

–

31-

Зарезервировано

17,15-

2

FSTAT - регистр флагов буферов результатов и блока DMA

Таблица А.1.8 - Структура регистра FSTAT

Смещение: 0Ch

Сброс: 00000000h

Поле

Биты

Описание

DOVs

17-16

Флаг ошибки DMA

0

Нет ошибки

1

При наличии обрабатываемого запроса DMA от секвенсора s,

пришел еще один запрос, который не может быть обработан (s от 0

до 1)

Флаг сбрасывается записью единицы

UNs

9-8

Флаг пустоты буфера секвенсора s (s от 0 до 1)

0

Буфер не пуст

1

Буфер пуст

Флаг может быть сброшен программно записью единицы

OVs

1-0

Флаг заполнения буфера секвенсора s (s от 0 до 1)

0

В буфере есть как минимум одна свободная ячейка

1

Буфер заполнен. Все последующие записи в буфер блокируются до

появления как минимум одной свободной ячейки

Флаг сбрасывается записью единицы

-

31-18,

Зарезервировано

15-10,

7-2

195

DCTRIG - регистр сброса флагов компараторов

Таблица А.1.9 - Структура регистра DCTRIG

Смещение: 10h

Сброс: 00000000h

Поле

Биты

Описание

DCEVd

19-16

Флаг прохождения события сравнения

0

Сравнение не выполнялось

1

Сравнение выполнялось

Флаг сбрасывается записью единицы

TOSd

3-0

Флаг состояния выходного триггера компаратора d (d от 0 до 3)

0

Триггер не сработал

1

Триггер сработал

Флаг сбрасывается записью единицы

-

31-20,

Зарезервировано

15-4

СICNT - регистр настройки режима сброса счетчика прерываний

Таблица А.1.10 - Структура регистра CICNT

Смещение: 14h

Сброс: 00000000h

ICNTs

1-0

Бит выбора режима сброса счетчика, используемого для генерации

прерываний секвенсора s (s от 0 до 1)

0

Счетчик будет сбрасываться по запуску секвенсора

1

Запрет сброса счетчика по запуску секвенсора.

–

31 - 2

Зарезервировано

196

EMUX - регистр выбора событий запуска секвенсоров

Таблица А.1.11 - Структура регистра EMUX

Смещение: 18h

Сброс: 00000000h

Поле

Биты

Описание

EMs

7-0

Поле выбора события для запуска секвенсора s (s от 0 до 1)

0h

Установка бита GSYNC в регистре SEQSYNC

1h

Прерывание от GPIOA

2h

Прерывание от GPIOB

3h

Сигнал от блока TMR0

4h

Сигнал от блока TMR1

5h

Сигнал от блока TMR2

6h

Сигнал от блока TMR3

7h

Сигналы от блоков PWM0, PWM1, PWM2 - канал A

8h

Сигналы от блоков PWM0, PWM1, PWM2 - канал B

9h-

Зарезервировано

Eh

Fh

Циклическая работа. Активируется после установки бита GSYNC

в регистре SEQSYNC

-

31-8

Зарезервировано

RIS - регистр флагов немаскированных прерываний

Таблица А.1.12 - Структура регистра RIS

Смещение: 1Ch

Сброс: 00000000h

Поле

Биты

Описание

DCRISd

11-8

Флаг прерывания компаратора d (d от 0 до 3)

0

Нет прерывания или флаг сброшен

1

Поступил запрос на прерывание

197

Окончание таблицы А.1.12

Поле

Биты

Описание

SEQRISs

1-0

Флаг прерывания секвенсора s (s от 0 до 1)

0

Нет действий

1

Запрос секвенсора завершился и счетчик прерываний досчитал до

значения ICNT регистра SCCTL

-

31-12,

Зарезервировано

7-2

IM - регистр маски прерываний

Таблица А.1.13 - Структура регистра IM

Смещение: 20h

Сброс: 00000000h

Поле

Биты

Описание

DCIMd

11-8

Маска прерывания компаратора d (d от 0 до 3)

0

Маскировано

1

Разрешено

SEQIMs

1-0

Маска прерывания секвенсора s (s от 0 до 1)

0

Маскировано

1

Разрешено

–

31-12,

Зарезервировано

7-2

MIS - регистр флагов маскированных прерываний

Таблица А.1.14 - Структура регистра MIS

Смещение: 24h

Сброс: 00000000h

Поле

Биты

Описание

DCMISd

11-8

Флаг маскированного прерывания компаратора d (d от 0 до 3)

0

Нет прерывания или флаг сброшен

1

Поступил запрос на прерывание

198

Окончание таблицы А.1.14

Поле

Биты

Описание

SEQMISs

1-0

Флаг маскированного прерывания секвенсора s (s от 0 до 1)

0

Нет действий

1

Запрос секвенсора завершился и счетчик прерываний досчитал до

значения ICNT регистра SCCTL

-

31-

Зарезервировано

12,

7-2

IC - регистр сброса флагов прерываний

Таблица А.1.15 - Структура регистра IC

Смещение: 28h

Сброс: 00000000h

Поле

Биты

Описание

DCIСd

11-8

Сброс маскированного и немаскированного флага прерывания

компаратора d (d от 0 до 3)

0

Нет действий

1

Сброс флагов

SEQIСs

1-0

Сброс маскированного и немаскированного флага прерывания

секвенсора s (s от 0 до 1)

0

Нет действий

1

Сброс флагов

–

31-

Зарезервировано

12,

7-2

SRQSEL - регистр выбора каналов для запросов секвенсора

Таблица А.1.16 - Структура регистра SRQSEL секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 00h

Сброс: 00000000h

199

Окончание таблицы А.1.16

Поле

Биты

Описание

RQn

13-12,

Номер канала АЦП для запроса n (n от 0 до 3) секвенсора s

9-8, 5-

4, 1-0

-

31-14,

Зарезервировано

11-10,

7-6, 3-2

SRQCTL - регистр управления очередью запросов секвенсора

Таблица А.1.17 - Структура регистра SRQCTL секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 10h

Сброс: 00000000h

Поле

Биты

Описание

QAVGVAL

11-9

Поле задания количества необходимых опросов для усреднения

сканированием

000

Зарезервировано

001

2

010

4

011

8

100

16

101

32

110

64

111

Зарезервировано

QAVGEN

8

Бит управления режимом усреднения сканированием

0

Усреднение сканированием очереди запросов отключено

1

Усреднение сканированием очереди запросов включено

RQMAX

1-0

Поле задания «глубины» очереди запросов секвенсора s (номер

последнего элемента)

-

31-

Зарезервировано

12,7-

2

200

SRQSTAT - регистр статуса очереди запросов секвенсора

Таблица А.1.18 - Структура регистра SRQSTAT секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 14h

Сброс: 00000000h

Поле

Биты

Описание

RQBUSY

8

Флаг активного запроса секвенсора

0

Текущий запрос неактивен

1

Запрос на измерение выставлен, и находится в состоянии

обработки или ожидания

RQPTR

1-0

Номер текущего запроса в очереди

–

31-9,

Зарезервировано

7-2

SDMACTL - регистр управления запросами DMA секвенсора

Таблица А.1.19 - Структура регистра SDMACTL секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 18h

Сброс: 00000000h

Поле

Биты

Описание

WMARK

10-8

Поле задания количества результатов измерений записанных в

буфер секвенсора, по достижению которого вызывается DMA

000

Зарезервировано

001

Одна запись в буфер

010

2

011

4

100

8

101

16

110

32

111

Зарезервировано

DMAEN

0

Бит разрешения использования блока DMA

0

Запрещено

1

Разрешено

–

31-11, 7-2

Зарезервировано

201

SCCTL

- регистр управления счетчиками прерывания и перезапуска

секвенсора

Таблица А.1.20 - Структура регистра SCCTL секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 1Ch

Сброс: 00000000h

Поле

Биты

Описание

ICNT

23-16

Цикличность прерываний.

Поле задания количества запросов секвенсором s модуля АЦП, по

достижении которого генерируется прерывание.

Значение 00h означает выставление прерывания по каждому запросу

модуля АЦП, значение FFh - каждые 256 запросов.

RAVGEN

8

Бит разрешения режима усреднения результатов по перезапускам

0

Запрещено

1

Разрешено

Примечание: для корректной работы этого режима поле RCNT

регистра SCCTL должно содержать любое значение,

соответствующее 2^p - 1, где p=1..8.

RCNT

7-0

Количество перезапусков очереди запросов секвенсора s.

Поле задания количества перезапусков очереди запросов секвенсора

s после его запуска по событию. Значение 00h соответствует режиму

без перезапусков, значение 01h - один перезапуск, FFh - 255

перезапусков

-

31-24,

Зарезервировано

15-9

SCVAL - регистр состояния счетчиков прерывания и перезапуска секвенсора

Таблица А.1.21 - Структура регистра SCVAL секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 20h

Сброс: 00000000h

202

Окончание таблицы А.1.21

Поле

Биты

Описание

ICLR

24

Бит сброса счетчика запросов для генерации прерывания

0

Нет действий

1

Сброс счетчика ICNT

ICNT

23-16

Текущее состояние счетчика запросов, используемого для генерации

прерываний

RCNT

7-0

Текущее количество совершенных перезапусков

–

31-25,

Зарезервировано

15-8

SDC - регистр выбора компаратора секвенсором

Таблица А.1.22 - Структура регистра SDC секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 24h

Сброс: 00000000h

Поле

Биты

Описание

DCd

3-0

Бит разрешения работы компаратора d (d от 0 до 3) секвенсором

0

Запрещен

1

Разрешен

–

31-4

Зарезервировано

SRTMR - регистр задержки перезапусков секвенсора

Таблица А.1.23 - Структура регистра SRTMR секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 28h

Сброс: 00000000h

Поле

Биты

Описание

NOWAIT

31

Бит управления теневой загрузкой значения задержки перезапуска

0

Значение обновится по ближайшему событию запуска секвенсора

1

Значение обновится по ближайшему событию перезапуска

VAL

23-0

Поле задания задержки перезапуска очереди секвенсора.

Значение TMR = 000000h задает немедленный перезапуск (если он

включен)

203

Окончание таблицы А.1.23

Поле

Биты

Описание

–

30-

Зарезервировано

24

SFLOAD - регистр загрузки буфера секвенсора

Таблица А.1.24 - Структура регистра SFLOAD секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 2Ch

Сброс: 00000000h

Поле

Биты

Описание

VAL

5-0

Значение количества результатов измерений, сохраненных в буфере

секвенсора

-

31-6

Зарезервировано

SFIFO - регистр результата измерения секвенсора

Таблица А.1.25 - Структура регистра SFIFO секвенсора SEQs (s от 0 до 1)

Смещение: SEQs + 30h

Сброс: 00000000h

Поле

Биты

Описание

DATA

11-0

Результат измерения.

Чтение поля DATA возвращает результат измерения из буфера

секвенсора

-

31-12

Зарезервировано

204

DCTL - регистр управления компаратора

Таблица А.1.26 - Структура регистра DCTL компаратора DCd (d от 0 до 3)

Смещение: DCd + 00h

Сброс: 00000000h

Поле

Биты

Описание

SRC

24

Выбор источника значения для сравнения

0

Окончание измерения АЦП

1

Запись результата в FIFO секвенсором

CHNL

17-16

Номер канала.

Поле выбирает канал, результат измерения которого будет передан на

компаратор

CTE

12

Бит разрешения срабатывания выходного триггера компаратора

0

Запрещено

1

Разрешено

CTC

11-10

Поле задания условия срабатывания выходного триггера.

Если для значения, полученного в результате измерения, выполняется

условие, то состояние триггера единица, в противном случае - ноль

00

Измерение ≤ CMPL

01

CMPL ≤ Измерение ≤ CMPH

10

CMPH ≤ Измерение

11

Зарезервировано

Параметры CMPL и CMPH задаются в регистре DCMP

CTM

9-8

Поле задания режима срабатывания выходного триггера

00

Многократный

01

Однократный

10

Многократный с гистерезисом

11

Однократный с гистерезисом

CIE

4

Бит разрешения прерывания компаратора

0

Запрещено

1

Разрешено. Прерывание генерируется каждый раз при

одновременном выполнении условий CIC и CIM

CIC

3-2

Поле задания условия генерирования прерывания

00

Измерение ≤ CMPL

01

CMPL ≤ Измерение ≤ CMPH

10

CMPH ≤ Измерение

11

Зарезервировано

CIM

1-0

Поле задания режима генерирования прерывания

00

Многократный

01

Однократный

10

Многократный с гистерезисом

11

Однократный с гистерезисом

205

Окончание таблицы А.1.26

Поле

Биты

Описание

–

31-25,

Зарезервировано

23-

18,15-

13, 7-

5

DCMP - регистр диапазона компаратора

Таблица А.1.27 - Структура регистра DCMP компаратора DCd (d от 0 до 3)

Смещение: DCd + 04h

Сброс: 00000000h

CMPH

27-16,

Поле значения верхнего порога диапазона измерений.

Всегда должно выполняться условие CMPL ≤ CMPH

CMPL

11-0

Поле значения нижнего порога диапазона измерений

–

31-28,

Зарезервировано

15-12

DDATA - регистр результата измерения компаратора

Таблица А.1.28 - Структура регистра DDATA компаратора DCd (d от 0 до 3)

Смещение: DCd + 08h

Сброс: 00000000h

Поле

Биты

Описание

VAL

11-0

Значение результата измерения, которое последним использовалось

компаратором при проверке на соответствие условиям CTC и CTM (см.

регистр DCTL)

-

31-12

Зарезервировано

206

ACTL - регистр управления модулем АЦП

Таблица А.1.29 - Структура регистра ACTL

Смещение: 400h

Сброс: 00000000h

Поле

Биты

Описание

ADCRDY

1

Флаг готовности АЦП к проведению измерений.

0

АЦП выключено (ADCEN=0), либо в состоянии инициализации

1

АЦП включено и готово к преобразованиям

ADCEN

0

Включение АЦП. При каждом включении запускается процедура

инициализации, которая завершается установкой ADCRDY.

0

Модуль АЦП выключен

1

Модуль АЦП включен

–

31-2

Зарезервировано

CHCTL - массив регистров настройки каналов

Таблица А.1.30 - Структура регистра CHCTLn (n от 0 до 3)

Смещение: CHCTL + 4*n

Сброс: 00000000h

Поле

Биты

Описание

PRIORITY

28

Бит задания приоритета канала

0

Канал имеет стандартный приоритет

1

Канал имеет повышенный приоритет

GAINTRIM

24-16

Поле задания коэффициента для коррекции усиления.

Диапазон значений -256…255, величина вносится в

дополнительном коде: 100h соответствует -256, 000h - 0, 0FFh

- 255

OFFTRIM

8-0

Поле задания коэффициента для коррекции смещения нуля.

Диапазон значений -256…255, величина вносится в

дополнительном коде: 100h соответствует -256, 000h - 0, 0FFh

- 255

-

31-29, 27-

Зарезервировано

25, 15-9

207

А.2 Регистры GPIO

Базовые адреса и смещения

Таблица A.2.1 - Базовые адреса GPIO

Адрес

Название

Описание

40010000h

GPIOA

Базовый адрес регистров GPIOA

40011000h

GPIOB

Базовый адрес регистров GPIOB

Таблица A.2.2 - Смещение массива регистров масок относительно базового адреса

Смещение

Название

Описание

400h

MASKLB

Смещение массива регистров масок младшего байта

порта

800h

MASKHB

Смещение массива регистров масок старшего байта

порта

DATA - регистр данных входа порта

Таблица А.2.3 - Структура регистра DATA

Смещение: 00h

Сброс: 0000xxxxh

Поле

Биты

Описание

PINn

15-0

Чтение

Данные на входе вывода n

Запись

Значение выхода вывода n. Чтение записанного значения

возможно после задержки в два такта системной частоты из-за

пересинхронизации входного значени.

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

DATAOUT - регистр данных выхода порта

Таблица А.2.4 - Структура регистра DATAOUT

Смещение: 04h

Сброс: 00000000h

208

Окончание таблицы А.2.4

Поле

Биты

Описание

PINn

15-0

Чтение

Текущее значение регистра данных вывода n

Запись

Значение выхода вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

DATAOUTSET - регистр установки битов порта

Таблица А.2.5 - Структура регистра DATAOUTSET

Смещение: 08h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Текущее значение регистра данных вывода n

Запись

0

Нет реакции

1

Устанавливает вывод n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

DATAOUTCLR - регистр сброса битов порта

Таблица А.2.6 - Структура регистра DATAOUTCLR

Смещение: 0Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Сбрасывает вывод n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

209

DATAOUTTGL - регистр переключения битов порта

Таблица А.2.7 - Структура регистра DATAOUTTGL

Смещение: 10h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Переключает вывод n в противоположное состояние

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

DENSET - регистр разрешения цифровой функции порта

Таблица А.2.8 - Структура регистра DENSET

Смещение: 14h

Сброс:

GPIOA - 0000007Ch

GPIOB - 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Цифровая функция вывода n неактивна

1

Цифровая функция вывода n активна

Запись

0

Нет реакции

1

Включает цифровую функцию вывода n: разрешает

управление выходным уровнем, а также разрешает

поступление данных со входа

-

31-16

Зарезервировано

Примечания:

1 n - порядковый номер вывода порта от 0 до 15.

2 Работа выводов с функцией JTAG разрешена по умолчанию.

210

DENCLR - регистр запрещения цифровой функции порта

Таблица А.2.9 - Структура регистра DENCLR

Смещение: 18h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Выключает цифровую функцию вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

INMODE - регистр выбора режима входа порта

Таблица А.2.10 - Структура регистра INMODE

Смещение: 1Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

31-0

Поле выбора режима входа порта

00

Триггер Шмитта

01

КМОП-буфер

10

Зарезервировано

11

Входной буфер отключен

Примечание - n - порядковый номер вывода порта от 0 до 15.

211

PULLMODE - регистр выбора режима подтяжки порта

Таблица А.2.11 - Структура регистра PULLMODE

Смещение: 20h

Сброс: 00000000h

Поле

Биты

Описание

PINn

31-0

Поле выбора режима подтяжки порта

00

Нет подтяжки

01

Pull-up

10

Pull-down

11

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

OUTMODE - регистр выбора режима выхода порта

Таблица А.2.12 - Структура регистра OUTMODE

Смещение: 24h

Сброс: 00000000h

Поле

Биты

Описание

PINn

31-0

Поле выбора режима выхода порта

00

Push-Pull

01

Open Drain

10

Open Source

11

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

212

DRIVEMODE - регистр выбора параметров выхода порта

Таблица А.2.13 - Структура регистра DRIVEMODE

Смещение: 28h

Сброс: 00000000h

Поле

Биты

Описание

PINn

31-0

Поле выбора параметров выхода порта

00

Высокая нагрузочная способность и высокая скорость

01

Высокая нагрузочная способность и низкая скорость

10

Низкая нагрузочная способность и высокая скорость

11

Низкая нагрузочная способность и низкая скорость

Примечание - n - порядковый номер вывода порта от 0 до 15.

OUTENSET - регистр разрешения управления выходом порта

Таблица А.2.14 - Структура регистра OUTENSET

Смещение: 2Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Управление выходным уровнем вывода n запрещено (Z-

состояние)

1

Управление выходным уровнем вывода n разрешено

Запись

0

Нет реакции

1

Разрешение управление выходным уровнем вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

213

OUTENCLR - регистр запрещения управления выходом порта

Таблица А.2.15 - Структура регистра OUTENCLR

Смещение: 30h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Выключает цифровую функцию вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

ALTFUNCSET- регистр включения альтернативной функции порта

Таблица А.2.16 - Структура регистра ALTFUNCSET

Смещение: 34h

Сброс:

GPIOA - 0000007Ch

GPIOB - 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Вывод n в режиме порта ввода-вывода

1

Вывод n в режиме альтернативной функции

Запись

0

Нет реакции

1

Перевод вывода n в режим альтернативной функции

–

31-16

Зарезервировано

Примечания:

1 n - порядковый номер вывода порта от 0 до 15.

2 Альтернативная функция JTAG соответсвующих выводов активирована по

умолчанию.

214

ALTFUNCCLR - регистр выключения альтернативной функции порта

Таблица А.2.17 - Структура регистра ALTFUNCCLR

Смещение: 38h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Перевод вывода n в режим порта ввода-вывода

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

SYNCSET - регистр включения дополнительной пересинхронизации входов

портов

Таблица А.2.18 - Структура регистра SYNCSET

Смещение: 44h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Сигнал с входа n передается без изменений

1

Сигнал с входа n пересинхронизируется через два триггера

Запись

0

Нет реакции

1

Включение дополнительной пересинхронизации вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

215

SYNCCLR - регистр выключения дополнительной пересинхронизации входов

портов

Таблица А.2.19 - Структура регистра SYNCCLR

Смещение: 48h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение дополнительной пересинхронизации вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

QUALSET - регистр включения фильтров портов

Таблица А.2.20 - Структура регистра QUALSET

Смещение: 4Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Фильтр вывода n отключен

1

Фильтр вывода n включен

Запись

0

Нет реакции

1

Включение входного фильтра вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

216

QUALCLR - регистр отключения фильтров портов

Таблица А.2.21 - Структура регистра QUALCLR

Смещение: 50h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение входного фильтра вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

QUALMODESET - регистр режима фильтра порта

Таблица А.2.22 - Структура регистра QUALMODESET

Смещение: 54h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Сигнал на выходе фильтра установится лишь при равенстве

трех отсчетов подряд

1

Сигнал на выходе фильтра установится лишь при равенстве

шести отсчетов подряд

Запись

0

Нет реакции

1

Выбор фильтрации по шести отсчетам вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

217

QUALMODECLR - регистр сброса режима фильтра порта

Таблица А.2.23 - Структура регистра QUALMODECLR

Смещение: 58h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Выбор фильтрации по трем отсчетам вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

QUALSAMPLE - регистр настройки фильтра порта

Таблица А.2.24 - Структура регистра QUALSAMPLE

Смещение: 5Ch

Сброс: 00000000h

Поле

Биты

Описание

PERIOD

7-0

Временной интервал (в тактах FCLK) между отсчетами фильтров

всех выводов соответствующего порта.

-

31-8

Зарезервировано

218

INTENSET - регистр разрешения прерываний порта

Таблица А.2.25 - Структура регистра INTENSET

Смещение: 60h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Прерывания вывода n запрещены

1

Прерывания вывода n разрешены

Запись

0

Нет реакции

1

Разрешение прерываний вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

INTENCLR - регистр сброса разрешения прерываний порта

Таблица А.2.26 - Структура регистра INTENCLR

Смещение: 64h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Запрещение прерываний вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

219

INTTYPESET - регистр типа прерываний порта

Таблица А.2.27 - Структура регистра INTTYPESET

Смещение: 68h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Прерывания по уровню вывода n

1

Прерывания по фронту вывода n

Запись

0

Нет реакции

1

Установка прерывания по фронту вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

INTTYPECLR - регистр сброса типа прерываний порта

Таблица А.2.28 - Структура регистра INTENCLR

Смещение: 6Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Установка прерывания по уровню вывода n

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

220

INTPOLSET - регистр полярности события прерывания порта

Таблица А.2.29 - Структура регистра INTPOLSET

Смещение: 70h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Прерывания по низкому уровню или отрицательному фронту

1

Прерывания по высокому уровню или положительному

фронту

Запись

0

Нет реакции

1

Установка прерывания по высокому уровню или

положительному фронту

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

INTPOLCLR - регистр сброса полярности события прерывания порта

Таблица А.2.30 - Структура регистра INTPOLCLR

Смещение: 74h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Установка прерывания по низкому уровню или

отрицательному фронту

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

221

INTEDGESET - регистр включения прерывания по любому перепаду

Таблица А.2.31 - Структура регистра INTEDGESET

Смещение: 78h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Режим генерации прерывания по обоим фронтам отключен

1

Режим прерывания по обоим фронтам включен (если

включено прерывание по фронту в INTTYPESET)

Запись

0

Нет реакции

1

Включение прерывания по обоим фронтам (если включено

прерывание по фронту в INTTYPESET)

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

INTEDGECLR - регистр отключения прерывания по любому перепаду

Таблица А.2.32 - Структура регистра INTEDGECLR

Смещение: 7Ch

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение прерывания по обоим фронтам (если включено

прерывание по фронту в INTTYPESET, то INPOLSET

определяет отслеживаемый фронт)

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

222

INTSTATUS - регистр состояния и сброса прерываний порта

Таблица А.2.33 - Структура регистра INTSTATUS

Смещение: 80h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Статус прерывания

Запись

0

Нет реакции

1

Сброс прерывания

–

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

DMAREQSET - регистр включения генерации запросов DMA по прерыванию

порта

Таблица А.2.34 - Структура регистра DMAREQSET

Смещение: 84h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Запрос DMA генерироваться не будет

1

Запрос DMA генерируется по прерыванию (в том числе

немаскированному)

Запись

0

Нет реакции

1

Включение генерации запросов DMA по прерыванию вывода n

(в том числе немаскированному)

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

223

DMAREQCLR- регистр отключения генерации запросов DMA по прерыванию

порта

Таблица А.2.35 - Структура регистра DMAREQCLR

Смещение: 88h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение генерации запросов DMA по прерыванию вывода

n

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

ADCSOCSET - регистр включения генерации запросов начала преобразования

АЦП по прерыванию порта

Таблица А.2.36 - Структура регистра ADCSOCSET

Смещение: 8Сh

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Запрос начала преобразования АЦП генерироваться не будет

1

Запрос начала преобразования АЦП генерируется по

прерыванию (в том числе немаскированному)

Запись

0

Нет реакции

1

Включение генерации запросов начала преобразования АЦП

по прерыванию вывода n (в том числе немаскированному)

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

224

ADCSOCCLR

-

регистр отключения генерации запросов начала

преобразования АЦП по прерыванию порта

Таблица А.2.37 - Структура регистра ADCSOCCLR

Смещение: 90h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение генерации запросов АЦП по прерыванию вывода

n

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

RXEVSET

- регистр включения генерации запросов RXEV к ядру по

прерыванию порта

Таблица А.2.38 - Структура регистра RXEVSET

Смещение: 94h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Запрос RXEV к ядру генерироваться не будет

1

Запрос RXEV к ядру генерируется по прерыванию (в том

числе немаскированному)

Запись

0

Нет реакции

1

Включение генерации запросов RXEV к ядру по прерыванию

вывода n (в том числе немаскированному)

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

225

RXEVCLR - регистр отключения генерации запросов RXEV к ядру по

прерыванию порта

Таблица А.2.39 - Структура регистра RXEVCLR

Смещение: 98h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключение генерации запросов RXEV к ядру по прерыванию

вывода n

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

LOCKKEY- регистр ключа блокировки

Таблица А.2.40 - Структура регистра LOCKKEY

Смещение: 9Сh

Сброс: 00000000h

Поле

Биты

Описание

KEY

31-0

Доступна только запись.

Для того чтобы разблокировать регистры LOCKSET/LOCKCLR для

записи необходимо записать значение ключа ADEADBEEh.

Для того чтобы вновь заблокировать возможность записи в

LOCKSET/LOCKCLR необходимо записать любое другое значение

отличное от ключа.

226

LOCKSTAT- регистр статуса блокировки

Таблица А.2.41 - Структура регистра LOCKSTAT

Смещение: 9Сh

Сброс: 00000000h

Поле

Биты

Описание

WREN

0

Статус блокировки регистров LOCKSET/LOCKCLR. Доступно только

чтение.

0

Запись в LOCKSET/LOCKCLR запрещена

1

Запись в LOCKSET/LOCKCLR разрешена

–

31-1

Зарезервировано

LOCKSET - регистр включения блокировки изменения конфигурации вывода

Таблица А.2.42 - Структура регистра LOCKSET

Смещение: A0h

Сброс:

GPIOA - 0000007Ch

GPIOB - 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

0

Блокировка отключена

1

Блокировка включена

Запись

0

Нет реакции

1

Включает блокировку изменения конфигурации вывода n:

запись в соответствующие биты всех регистров, кроме

INTSTATUS и QUALSAMPLE, не будет оказывать никакого

влияния на вывод.

Запись в данный регистр возможна после установки ключа в

регистре LOCKKEY.

-

31-16

Зарезервировано

Примечания:

1 n - порядковый номер вывода порта от 0 до 15.

2 Настройка выводов с функцией JTAG заблокирована по умолчанию.

227

LOCKCLR- регистр отключения блокировки изменения конфигурации вывода

Таблица А.2.43 - Структура регистра LOCKCLR

Смещение: A4h

Сброс: 00000000h

Поле

Биты

Описание

PINn

15-0

Чтение

Всегда читаются нули

Запись

0

Нет реакции

1

Отключает блокировку изменения конфигурации вывода n.

Запись в данный регистр возможна после установки ключа в

регистре LOCKKEY.

-

31-16

Зарезервировано

Примечание - n - порядковый номер вывода порта от 0 до 15.

MASKLB - массив регистров масок младшего байта порта

Таблица А.2.44 - Структура регистров MASKLBi (i=0…255)

Смещение: MASKLB + 4*i

Сброс: 000000xxh

Поле

Биты

Описание

VAL

7-0

Доступ по маске для младших восьми бит порта

–

31-16

Зарезервировано

228

MASKHB - массив регистров масок старшего байта порта

Таблица А.2.45 - Структура регистров MASKHBi (i=0…255)

Смещение: MASKHB + 4*i

Сброс: 0000xx00h

Поле

Биты

Описание

VAL

15-8

Доступ по маске для старших восьми бит порта

–

31-16

Зарезервировано

229

A.3 Регистры контроллера CAN

Базовые адреса и смещения

Таблица A.3.1 - Базовый адрес CAN

Адрес

Название

Описание

40020000h

CAN

Базовый адрес регистров CAN

Таблица A.3.2 - Смещение массивов регистров CAN относительно базового адреса

Смещение

Название

Описание

100h

LIST

Смещение массива регистров свободного списка

140h

MSPND

Смещение массива регистров ждущих прерываний

180h

MSID

Смещение массива регистров индекса сообщения

Таблица A.3.3 - Смещение структур регистров узлов Node_x (x от 0 до 1)

относительно базового адреса

Смещение

Название

Описание

200h

Node_0

Смещение регистров узла 0

300h

Node_1

Смещение регистров узла 1

Таблица A.3.4 - Смещение структур регистров объектов сообщений Msg_x (x от 0 до

255) относительно базового адреса

Смещение

Название

Описание

1000h

Msg_0

Смещение регистров объекта сообщений 0

1020h

Msg_1

Смещение регистров объекта сообщений 1

1040h

Msg_2

Смещение регистров объекта сообщений 2

…

2FC0h

Msg_254

Смещение регистров объекта сообщений 254

2FE0h

Msg_255

Смещение регистров объекта сообщений 255

CLC - регистр управления частотой

Таблица А.3.5 - Структура регистра CLC

Смещение: 000h

Сброс: 00000003h

Поле

Бит

Описание

DISS

1

Бит состояния контроллера CAN

0

Включен

1

Выключен

DISR

0

Бит выключения контроллера CAN

0

Нет действий

1

Запись единицы запускает механизм выключения

–

31-2

Зарезервировано

230

Окончание таблицы А.3.5

Примечание - Когда контроллер CAN находится в выключенном состоянии,

только регистр CLC доступен для записи и чтения, доступ к остальным регистрам не

возможен.

ID - регистр идентификации

Таблица А.3.6 - Структура регистра ID

Смещение: 004h

Сброс: 002BC051h

Поле

Биты

Описание

MODNUM

31-16

Идентификационный номер контроллера CAN

MODTYPE

15-8

Разрядность контроллера CAN

MODREV

7-0

Число модификаций контроллера CAN

FDR - регистр делителя

Таблица А.3.6 - Структура регистра FDR

Смещение: 008h

Сброс: 00000000h

Поле

Биты

Описание

DISCLK

31

Бит запрета внутреннего тактирования

0

Генерирование сигнала Fcan разрешено

1

Генерирование сигнала Fcan запрещено

ENHW

30

Бит контроля синхронизации. Это бит аппаратно удерживается в

сброшенном состоянии и не может быть установлен

RESULT

25-16

Счетчик делителя частоты

DM

15-14

Поле задания режима делителя частоты

00

Счетчик выключен. Синхросигнал Fout не генерируется. Сигнал

11

сброса внешнего делителя в состоянии логической единицы.

Поле RESULT не меняется

231

Окончание таблицы А.3.6

Поле

Биты

Описание

DM

15-14

01

Нормальный режим работы. Сигнал сброса внешнего делителя в

состоянии логического нуля. При активации режима поле

RESULT загружается значением 3FFh. Далее периодически

загружается значением из STEP. Формируется сигнал Fout

10

Режим дробного деления. Сигнал сброса внешнего делителя в

состоянии логического нуля. При активации режима поле

RESULT загружается значением 3FFh. Далее периодически

загружается значением из STEP. Формируется сигнал Fout

STEP

9-0

Шаг делителя.

Поле хранит значение, которое загружается в RESULT при

переполнении счетчика делителя

-

29-26,

Зарезервировано

13-10

LIST - массив регистров свободного списка

Таблица А.3.7 - Структура регистров свободного списка LISTx (x=0…7)

Смещение: LIST + 4*x

Сброс:

LIST0 - 007F7F00h

LIST(1-7) - 01000000h

Поле

Биты

Описание

EMPTY

24

Индикатор пустого списка

0

В списке есть как минимум один элемент

1

Список пуст

SIZE

23-16

Размер списка.

Количество элементов (объектов сообщений) в списке. Значение

поля SIZE всегда на единицу меньше числа элементов. Если список

пуст, SIZE = 00h

END

15-8

Номер объекта сообщения, находящегося последним в списке.

Поле может принимать значения от 00h до FFh, согласно количеству

объектов сообщений (256)

BEGIN

7-0

Номер объекта сообщения, находящегося первым в списке.

Поле может принимать значения от 00h до FFh, согласно количеству

объектов сообщений

-

31-25

Зарезервировано

232

MSPND - массив регистров ждущих прерываний

Таблица А.3.8 - Структура регистров ждущих прерываний MSPNDx (x=0…7)

Смещение: MSPND + 4*x

Сброс: 00000000h

Поле

Биты

Описание

PND

31-0

Поле ждущих битов сообщений.

Каждому объекту сообщения выделяется один бит.

Биты устанавливаются только аппаратно. Установленные биты

сбрасываются аппаратно по окончании обслуживания запроса

прерывания или могут быть сброшены в любой момент программно

MSID - массив регистров индекса сообщения

Таблица А.3.9 - Структура регистров индекса сообщения MSIDx (x=0…7)

Смещение: MSID + 4*x

Сброс: 00000020h

Поле

Биты

Описание

INDEX

5-0

Поле номера ждущего бита.

Если в регистре MSPND есть установленные биты, которые не

маскируются соответствующими битами регистра MSIMASK, то

поле INDEX будет указывать на самый старший из них. Если в

регистре MSPND нет установленных битов или они замаскированы,

то в поле INDEX будет находиться значение 20h, указывающее на

бит 31 регистра MSPND

-

31-6

Зарезервировано

233

MSIMASK - регистр маски индекса сообщения

Таблица А.3.10 - Структура регистра MSIMASK

Смещение: 1C0h

Сброс: 00000000h

Поле

Биты

Описание

IM

31-0

Маска для ждущих битов сообщений.

Учитывается состояние только тех бит регистра MSPND, для которых в

поле IM установлены соответствующие биты

PANCTR - регистр панели команд

Таблица А.3.11 - Структура регистра PANCTR

Смещение: 1C4h

Сброс: 00000301h

Поле

Биты

Описание

PANAR2

31-24

Панель аргумента 2 (см. таблицу А.3.12)

PANAR1

23-16

Панель аргумента 1 (см. таблицу А.3.12)

RBUSY

9

Флаг занятости панелей аргументов

0

Нет действий

1

Выполняется команда списка, результат выполнения которой

будет записан в PANAR1 и PANAR2

BUSY

8

Флаг занятости панелей аргументов

0

Панели готовы для записи

1

Панели заняты - ожидают записи по окончании выполнения

команды

PANCMD

7-0

Поле команды (см. таблицу А.3.12).

После выполнения команды в это поле записывается 00h

-

15-10

Зарезервировано

234

Окончание таблицы А.3.12

PAN

Поле

Поле

Описание команды

CMD

PANAR2

PANAR1

05h

Аргумент:

Результат:

Динамическая вставка в список.

номер

номер

Первый объект сообщений списка №0 вставляется

объекта

добавлен-

на одну позицию выше, чем расположен объект

сообщения

ного

сообщения с номером PANAR2. Номер

объекта

добавленного объекта сообщения возвращается

Результат:

сообщения

полем PANAR1.

бит 7 -

Бит 7 поля PANAR2 сигнализирует о результате

ошибка,

операции:

бит 6 - не

- 0 - Операция выполнена;

определен

- 1 - Операция не выполнена - список №0 пуст

06h

Аргумент:

Аргумент:

Перемещение по списку вниз.

номер

текущий

Перенос объекта сообщения с номером PANAR1 на

объекта

номер

одну позицию ниже, чем расположен объект

сообщения

объекта

сообщения с номером PANAR2

сообщения

07h

Аргумент:

Результат:

Динамическая вставка в список.

номер

номер

Первый объект сообщения списка №0 вставляется

объекта

добавлен-

на одну позицию ниже, чем расположен объект

сообщения

ного

сообщения с номером PANAR2. Номер

объекта

добавленного объекта сообщения возвращается

Результат:

сообщения

полем PANAR1.

бит 7-

Бит 7 поля PANAR2 сигнализирует о результате

ошибка,

операции:

бит 6 - не

- 0 - Операция выполнена;

определен

- 1 - Операция не выполнена - список №0 пуст

08h -

-

-

Зарезервировано

FFh

MCR - регистр управления

Таблица А.3.13 - Структура регистра MCR

Смещение: 1C8h

Сброс: 00000000h

Поле

Биты

Описание

MPSEL

15-12

Поле задания позиции ждущего бита сообщения после приема/

передачи сообщения

-

31-16,

Зарезервировано

11-0

236

MITR - регистр прерываний

Таблица А.3.14 - Структура регистра MITR

Смещение: 1CCh

Сброс: 00000000h

Поле

Биты

Описание

IT

15-0

Поле генератора прерываний.

Каждый бит поля связан с одной из линий прерываний. Номера

битов от 0 до 15 соответствуют номерам линий прерываний. Для

того, чтобы сгенерировать одно или несколько прерываний, следует

установить соответствующие биты.

Установленные биты сбрасываются аппаратно

-

31-16

Зарезервировано

NCR - регистр управления узла

Таблица А.3.15 - Структура регистра NCR узла Node_x (x от 0 до 1)

Смещение: Node_x + 00h

Сброс: 00000001h

Поле

Бит

Описание

CALM

7

Бит включения режима анализа узла

0

Режим выключен

1

Установка бита включает режим анализа узла.

В этом режиме сообщения могут только приниматься, бит

подтверждения не посылается после успешного приема

сообщения, флаг активной ошибки посылается рецессивным

вместо доминантного. На линии отправки сообщений

поддерживается высокий уровень сигнала

Бит может быть установлен только, если установлен бит INIT

CCE

6

Бит разрешения изменения конфигурации узла. Управляет доступом

к регистрам NBTRx, NPCRx и NECNTx

0

Только чтение

1

Полный доступ

237

Окончание таблицы А.3.15

Поле

Бит

Описание

CANDIS

4

Бит выключения узла

0

Сброс бита включает узел

1

Установка бита выключает узел.

Сначала узел переходит в состояние «простоя» или «отключен

от шины», далее аппаратно устанавливается бит INIT и, если

разрешено, генерируется прерывание ALERT

ALIE

3

Бит разрешения прерывания ALERT от узла

0

Запрещено

1

Разрешено

LECIE

2

Бит разрешения прерывания от узла при обнаружении кода

последней ошибки

0

Запрещено

1

Разрешено

TRIE

1

Бит разрешения прерывания от узла по окончании передачи/приема

0

Запрещено

1

Разрешено

INIT

0

Инициализация узла

0

Сброс бита разрешает участие узла в трафике CAN шины.

Узел ожидает последовательность из 11 рецессивных бит на

шине и включается в трафик.

Если на момент сброса бита INIT узел находился в состоянии

«отключен от шины», начинается процесс выхода из этого

состояния в следующем порядке: получение

128 последовательностей бит (каждая из 11 рецессивных бит),

выход из состояния «отключен от шины», включение в трафик

1

Установка бита INIT прекращает участие узла в трафике.

Все текущие передачи останавливаются, линии передач

переходят в рецессивное состояние.

Если на момент установки бита INIT узел находился в

состоянии «отключен от шины», процесс выхода из этого

состояния продолжается до его завершения. Далее узел остается

неактивным до тех пор, пока установлен бит INIT

-

31-8, 5

Зарезервировано

NSR - регистр состояния узла

Таблица А.3.16 - Структура регистра NSR узла Node_x (x от 0 до 1)

Смещение: Node_x + 04h

Сброс: 00000000h

238

Продолжение таблицы А.3.16

Поле

Биты

Описание

LOE

9

Флаг ошибки номера списка

0

Ошибок не обнаружено

1

Обнаружена ошибка при фильтрации принимаемого сообщения.

В регистре MOSTAT объекта сообщения обнаружен неверный

номер списка

Бит должен сбрасываться программно записью нуля

LLE

8

Флаг ошибки списка

0

Ошибок не обнаружено

1

Обнаружена ошибка при фильтрации принимаемого сообщения.

Количество элементов списка, принадлежащего узлу, отличается

от указанного в поле SIZE соответствующего регистра списка

Бит должен сбрасываться программно записью нуля

BOFF

7

Флаг состояния «отключен от шины»

0

Узел не находится в состоянии «отключен от шины»

1

Узел находится в состоянии «отключен от шины»

EWRN

6

Флаг критического количества ошибок

0

Лимит ошибок еще не достигнул

1

По крайней мере, один из счетчиков ошибок (REC, TEC) достиг

лимита ошибок, заданного полем EWRNLVL регистра NECNT

узла

ALERT

5

Флаг предупреждения ALERT

0

Нет событий

1

Произошло одно или несколько не взаимоисключающих

событий:

- модификация бита BOFF;

- модификация/установка бита LOE;

- установка бита LLE;

- аппаратная установка бита INIT

Бит должен сбрасываться программно записью нуля

RXOK

4

Флаг успешного приема сообщения

0

Полученных сообщений нет

1

Сообщение получено

Бит должен сбрасываться программно записью нуля

TXOK

3

Флаг успешной передачи сообщения

0

Переданных сообщений нет

1

Сообщение передано без ошибок с получением подтверждения

Бит должен сбрасываться программно записью нуля

LEC

2-0

Код последней ошибки.

Поле хранит код последней из обнаруженных ошибок работы узла

000

Ошибок нет

001

Ошибка стаффинга (заполнения, STUFF ERROR).

Может быть обнаружена во время передачи шестого бита из

последовательности шести одинаковых бит в поле сообщения,

которое должно быть кодировано методом разрядного

заполнения (заключается в том, что после передачи пяти битов

одинаковой полярности, шестой бит должен иметь

противоположную полярность и вставляться передатчиком в

поток данных автоматически, приемник пропускает этот бит)

239

Окончание таблицы А.3.16

Поле

Биты

Описание

LEC

2-0

010

Ошибка формы (FORM ERROR).

Обнаруживается, если:

- в битовом поле фиксированного формата содержится

количество битов, отличающееся от установленного;

- на месте рецессивного бита находятся доминантный или

наоборот.

Исключение - для приемника доминантный бит в течение

последнего бита поля «конец кадра» не интерпретируется как

ошибка формы

011

Ошибка подтверждения (ACKNOWLEGMENT ERROR).

Обнаруживается передатчиком всякий раз, когда он не

обнаруживает доминантный бит АСК в «области

подтверждения»

100

Разрядная ошибка или ошибка бита 1 (BIT 1 ERROR).

Узел, который передает данные на шину, осуществляет

мониторинг шины. Ошибка бита 1 имеет место, если при

передаче рецессивного «1» бита (за исключением битов полей

арбитража и подтверждения) на шине обнаруживается

доминантный «0» бит

101

Разрядная ошибка или ошибка бита 0 (BIT 0 ERROR).

Ошибка возникает в случаях:

- во время передачи сообщения (или бита подтверждения,

флага активной ошибки, флага перезагрузки), узел передает

доминантный бит

«0», но на шине обнаруживается

рецессивный «1»;

- во время выхода из состояния «отключен от шины» при

каждом обнаружении последовательности из 11 рецессивных

битов. В этом случае, ЦП может использовать код 101 для

отслеживания длительного простоя шины

110

Ошибка циклического избыточного кода (CRC ERROR).

Передатчик по установленному алгоритму вычисляет

значение контрольной суммы (CRC) для передаваемых

данных и вставляет ее в сообщение. Приемник, после

получения данных, вычисляет CRC по тому же алгоритму, что

и передатчик, и сравнивает вычисленное значение с принятым

значением. В случае несовпадения фиксируется ошибка

111

Код разрешения аппаратной записи в поле LEC

После аппаратной записи в поле LEC значения кода, отличного от

111b, поле становится закрытым для записи и далее центральный

процессор не может изменить его состояние до тех пор, пока в это

поле не будет программно записано значение 111b

31-10

-

Зарезервировано

240

NIPR - регистр указателя прерываний узла

Таблица А.3.17 - Структура регистра NIPR узла Node_x (x от 0 до 1)

Смещение: Node_x + 08h

Сброс: 00000000h

Поле

Биты

Описание

CFCINP

15-12

Указатель линии прерывания для прерывания при переполнении

счетчика фреймов узла

TRINP

11-8

Указатель линии прерывания для прерывания по окончании

передачи/приема сообщения

LECINP

7-4

Указатель линии прерывания для прерывания при записи кода

последней ошибки

ALINP

3-0

Указатель линии прерывания для прерывания ALERT

–

31-16

Зарезервировано

Примечание - Каждый из указателей позволяет задать номер одной из 16 линий

прерываний для каждого из четырех источников. Значение 00h соответствует нулевой

линии прерываний, значение 01h - первой и так далее до значения FFh, которое

соответствует линии 15 прерываний.

NPCR - регистр управления портом узла

Таблица А.3.18 - Структура регистра NPCR узла Node_x (x от 0 до 1)

Смещение: Node_x + 0Сh

Сброс: 00000000h

Поле

Бит

Описание

LBM

8

Бит включения режима обратной петли (Loop-Back)

0

Режим выключен

1

Включен режим обратной петли.

В этом режиме узел подсоединяется к внутренней виртуальной

CAN шине. Если для обоих узлов включен режим обратной

петли, то они объединяются виртуальной CAN шиной и могут

взаимодействовать друг с другом. При этом на внешних

выводах узлов, соединенных с внешней физической CAN

шиной, поддерживается рецессивный уровень сигнала, т. е.

узлы не активны

241

Окончание таблицы А.3.18

Поле

Биты

Описание

–

31-9,

Зарезервировано

7-0

NBTR - регистр синхронизации битов

Таблица А.3.19 - Структура регистра NBTR узла Node_x (x от 0 до 1)

Смещение: Node_x + 10h

Сброс: 00000000h

Поле

Биты

Описание

DIV8

15

Делитель частоты на восемь

0

Длительность кванта времени (BRP + 1), тактов частоты

1

Длительность кванта времени 8 × (BRP + 1), тактов частоты

TSEG2

14-12

Параметр 2.

Временной промежуток от точки выборки до точки передачи,

определяемый пользователем. Длительность сегмента равна

tq × (TSEG2 + 1) и может быть уменьшена за счет ресинхронизации.

Допустимые значения для TSEG1: от 01h до 07h

TSEG1

11-8

Параметр 1.

Временной промежуток от сегмента синхронизации до точки

выборки, определяемый пользователем и включающий в себя сегмент

распространения. Длительность равна tq × (TSEG1 + 1) и может быть

увеличена за счет ресинхронизации. Допустимые значения для

TSEG1: от 02h до 0Fh

SJW

7-6

Ширина перехода ресинхронизации.

Длительность равна tq × (SJW + 1)

BRP

5-0

Предделитель скорости передачи.

Если DIV8 = 0b, тогда длительность одного кванта времени равна

(BRP + 1) тактам частоты.

Если DIV8 = 1b, тогда длительность одного кванта времени равна

8×(BRP + 1) тактам частоты

-

31-16

Зарезервировано

242

NECNT - регистр счетчика ошибок узла

Таблица А.3.20 - Структура регистра NECNT узла Node_x (x от 0 до 1)

Смещение: Node_x + 14h

Сброс: 00600000h

Поле

Биты

Описание

LEINC

25

Индикатор инкрементирования при последней ошибке

0

Обнаруженная ошибка приводит к инкрементированию

счетчика ошибок на единицу

1

Обнаруженная ошибка приводит к инкрементированию

счетчика ошибок на восемь

LETD

24

Флаг последней ошибки передачи

0

При приеме сообщения обнаружена ошибка, и произошло

инкрементирование поля REC

1

При передаче сообщения обнаружена ошибка, и произошло

инкрементирование поля TEC

EWRNLVL

23-16

Поле задания лимита ошибок, по достижении которого

выставляется флаг EWRN в регистре NSR (по умолчанию,

количество ошибок - 96)

TEC

15-8

Поле счетчика ошибок передачи сообщений

REC

7-0

Поле счетчика ошибок приема сообщений

–

31-26

Зарезервировано

NFCR - регистр счетчика сообщений узла

Таблица А.3.21 - Структура регистра NFCR узла Node_x (x от 0 до 1)

Смещение: Node_x + 18h

Сброс: 00000000h

243

Окончание таблицы А.3.21

Поле

Биты

Описание

CFCOV

23

Флаг переполнения счетчика сообщений

0

Счетчик не переполнен

1

Счетчик переполнился.

В режиме синхросчетчика этот флаг устанавливается при

изменении поля CFC и, если установлен бит CFCIE,

формируется прерывание

Бит сбрасывается программно

CFCIE

22

Бит разрешения прерывания от счетчика сообщений

0

Запрещено

1

Разрешено

CFMO

20-19

Поле задания режима работы счетчика сообщений

D

00

Счетчик сообщений. Инкрементируется после каждого

успешного приема/передачи сообщения

01-11

Зарезервировано. Не использовать!

CFSEL

18-16

Поле задания параметров выбранного режима счетчика сообщений

(см. таблицу А.3.22)

CFC

15-0

Поле счетчика сообщений

Хранит значение счетчика сообщений при CFMOD = 00b

-

31-24, 21

Зарезервировано

Таблица А.3.22 - Коды задания параметров режима счетчика сообщений

CFSEL

Действия

Счетчик инкрементируется каждый раз при получении сообщения, не

* * 1b

имеющего объекта сообщения

Счетчик инкрементируется каждый раз при получении сообщения,

* 1 *b

имеющего соответствующий объект сообщения

1 * *b

Счетчик инкрементируется каждый раз при успешной отправке сообщения

CFSEL

Действия

0 0 0b

Зарезервировано. Не использовать!

Примечание - «*» указывает на то, что состояние этого бита поля CFSEL неважно

для включения параметра режима. Все три параметра могут комбинироваться между

собой (например, 110b или 101b).

MOFCR - регистр управления функционированием объекта сообщения

Таблица А.3.23 - Структура регистра MOFCR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 00h

244

Продолжение таблицы А.3.23

Поле

Бит

Описание

DLC

27-

Код длины данных.

24

Показывает количество байт данных, находящихся в объекте сообщения.

Диапазон - значение от 0 до 8. Если значение DLC больше 8, это

автоматически указывает на

8 байт. Значение DLC полученного

сообщения сохраняется таким, каким было получено

STT

23

Бит задания однократной пересылки данных

0

Нет действий

1

Если бит установлен, тогда бит TXRQ сбрасывается после начала

передачи объекта сообщения n. В связи с этим, в случае неудачной

передачи, повторной передачи сообщения не будет

SDT

22

Бит задания однократного участия объекта сообщения n в пересылке

0

Нет действий

1

Если бит установлен, и объект сообщения n не является объектом

FIFO, тогда бит MSGVAL сбрасывается после успешного приема

данных

RMM

21

Бит включения удаленного мониторинга объекта передачи

0

Выключен. Идентификатор, бит IDE и поле DLC объекта сообщения

n остаются без изменений до получения корректного фрейма

удаленного запроса

1

Включен. Идентификатор, бит IDE и поле DLC корректного фрейма

удаленного запроса копируются в объект передачи n в порядке

получения битов фрейма удаленного запроса монитора

Состояние бита оказывает влияние только на объекты передач

FRREN

20

Бит разрешения удаленного запроса.

Определяет, будет ли устанавливаться бит TXRQ в объекте сообщения n

или в другом объекте сообщения, на который указывает CUR

0

Бит TXRQ объекта сообщения n устанавливается после получения

корректного фрейма удаленного запроса

1

Бит TXRQ другого объекта сообщения (на который указывает CUR)

устанавливается после получения им корректного фрейма

удаленного запроса

OVIE

18

Бит разрешения прерывания по заполнению FIFO объекта сообщения n.

Прерывание генерируется, когда указатель CUR (указатель на текущий

объект) достигает значения SEL регистра MOFGPRn

0

Запрещено

1

Разрешено

Если объект сообщения n является объектом приема FIFO, то поле

TXINP (регистр MOIPRn) указывает на одну из 16 линий прерываний.

Если объект сообщения n является объектом передачи FIFO, то поле

RXINP (регистр MOIPRn) указывает на одну из 16 линий прерываний.

Для всех других режимов объекта сообщения состояние бита OVIE не

важно

TXIE

17

Бит разрешения прерывания по окончании передачи сообщения

0

Запрещено

1

Разрешено.

Прерывание генерируется, если сообщение из объекта сообщения n

было успешно передано. Поле TXINP (регистр MOIPRn) указывает на

одну из 16 линий прерываний

245

Продолжение таблицы А.3.23

Поле

Бит

Описание

RXIE

16

Бит разрешения прерывания по окончании приема сообщения

0

Запрещено

1

Разрешено.

Прерывание генерируется, если сообщение было успешно принято

объектом сообщения n (напрямую или через шлюз). Поле RXINP

(регистр MOIPRn) указывает на одну из 16 линий прерываний

DATC

11

Индикатор копирования данных

0

Данные не копируются

1

Данные в регистрах MODATAHn и MODATALn объекта-источника

шлюза (после сохранения принятого фрейма в источнике)

копируются через шлюз в объект-приемник

Бит DATC используется только объектом-источником в режиме шлюза.

Во всех остальных случаях бит не функционирует

DLCC

10

Индикатор копирования кода длины данных DLC

0

Код не копируется

1

Код длины данных объекта-источника шлюза (после сохранения

принятого фрейма в источнике) копируется через шлюз в объект-

приемник

Бит DLCC используется только объектом-источником в режиме шлюза.

Во всех остальных случаях бит не функционирует

IDC

9

Индикатор копирования идентификатора

0

Идентификатор не копируется

1

Идентификатор объекта-источника шлюза (после сохранения

принятого фрейма в источнике) копируется через шлюз в объект-

приемник

Бит IDC используется только объектом-источником в режиме шлюза. Во

всех остальных случаях бит не функционирует

GDFS

8

Индикатор отправки фрейма через шлюз

0

Состояние бита TXRQ объекта-приемника без изменений

1

Установлен бит TXRQ объекта-приемника после внутренней

передачи из объекта-источника

Бит GDFS используется только объектом-источником в режиме шлюза.

Во всех остальных случаях бит не функционирует

MMC

3-0

Задание режима объекта сообщения n

0000

Стандартный объект сообщения

0001

Базовый объект приемной структуры FIFO

0010

Базовый объект передающей структуры FIFO

0011

Вспомогательный объект передающей структуры FIFO

0100

Объект-источник шлюза

Остальные комбинации зарезервированы

-

31-

Зарезервировано

28,

19,

15-

12,

7-4

Примечание - Под корректным фреймом удаленного запроса подразумевается

фрейм, идентификатор которого совпадает с идентификатором объекта сообщения.

246

MOFGPR - регистр указателя FIFO/шлюза объекта сообщения

Таблица А.3.24 - Структура регистра MOFGPR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 04h

Поле

Биты

Описание

SEL

31-24

Указатель объекта сообщения.

Второй (программный) указатель в дополнение к аппаратному

указателю CUR при работе с FIFO. Поле SEL используется для общего

мониторинга (генерирование прерываний FIFO)

CUR

23-16

Указатель на текущий объект в пределах FIFO или шлюза.

После каждой операции FIFO или передачи через шлюз указатель CUR

обновляется - в него заносится номер следующего объекта сообщения в

списке (поле PNEXT регистра MOSTATn) - до тех пор, пока не будет

достигнут верхний элемент FIFO (поле TOP), после чего CUR

сбрасывается, и в него загружается номер нижнего элемента списка (из

поля BOT)

TOP

15-8

Указатель верхнего элемента FIFO.

В поле находится номер последнего элемента

BOT

7-0

Указатель нижнего элемента FIFO.

В поле находится номер первого элемента

MOIPR - регистр указателя прерываний объекта сообщения

Таблица А.3.25 - Структура регистра MOIPR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 08h

Поле

Биты

Описание

CFCVAL

31-16

Количество фреймов.

Каждый раз после записи принятого сообщение в объект сообщения n

или успешной передачи объекта сообщения n, значение счетчика

фреймов CFC (регистр NFCRn) копируется в CFCVAL

MPN

15-8

Номер ждущего бита сообщения.

Указывает позицию бита, соответствующего объекту сообщения n в

регистре MSPNDx

247

Окончание таблицы А.3.25

Поле

Биты

Описание

TXINP

7-4

Указатель линии прерываний для прерывания после передачи.

Всего доступно 16 линий прерываний с номерами от 0 до

15.

Значение 0000b, записанное в TXINP, выбирает нулевую линию

прерываний, 0001b - первую, 0010b - вторую и т. д.

Дополнительно бит TXINP используется для выбора позиции

ждущего бита объекта сообщения n

RXINP

3-0

Указатель линии прерываний для прерывания после приема.

Всего доступно 16 линий прерываний с номерами от 0 до

15.

Значение 0000b, записанное в TXINP, выбирает нулевую линию

прерываний, 0001b - первую, 0010b - вторую и т. д.

Дополнительно бит RXINP используется для выбора позиции

ждущего бита объекта сообщения n

MOAMR - регистр маски объекта сообщения

Таблица А.3.26 - Структура регистра MOAMR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 0Ch

Поле

Биты

Описание

MIDE

29

Маска бита IDE сообщения

0

Объект сообщения n может принимать как стандартные, так и

расширенные фреймы

1

Объект сообщения n может принимать только те фреймы, у которых

состояние бита IDE совпадает с его битом IDE

AM

28-0

Маска идентификатора.

При приеме расширенного сообщения используется вся маска. При

приеме стандартного сообщения используются биты 28-18, при этом

состояние битов 17-0 не важно

-

31, 30

Зарезервировано

248

MODATAL - младший регистр данных объекта сообщения

Таблица А.3.27 - Структура регистра MODATAH объекта сообщения Msg_x (x от 0 до

255)

Смещение: Msg_x + 10h

Поле

Биты

Описание

DB3

31-24

Третий байт данных

DB2

23-16

Второй байт данных

DB1

15-8

Первый байт данных

DB0

7-0

Нулевой байт данных

MODATAH - старший регистр данных объекта сообщения

Таблица А.3.28 - Структура регистра MODATAH объекта сообщения Msg_x (x от 0 до

255)

Смещение: Msg_x + 14h

Поле

Биты

Описание

DB7

31-24

Седьмой байт данных

DB6

23-16

Шестой байт данных

DB5

15-8

Пятый байт данных

DB4

7-0

Четвертый байт данных

249

MOAR - регистр арбитража объекта сообщения

Таблица А.3.29 - Структура регистра MOAR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 18h

Поле

Биты

Описание

PRI

31-30

Класс приоритета. Поле определяет один из четырех классов (0, 1, 2 и 3)

приоритета объекта сообщения n. Нулевой класс устанавливает наивысший

приоритет. Объекты сообщений с нулевым классом всегда выигрывают

арбитраж при передаче и приеме сообщений. Фильтрация сообщений на

основе идентификатора (маскируемого) и позиции в списке организуются

только для объектов сообщений с равным приоритетом. Кроме этого, поле

PRI определяет метод фильтрации

00

Зарезервировано

01

Фильтрация в зависимости от положения объекта сообщения в списке.

Объект сообщения n получает приоритет на передачу сообщения

только в случае, если нет других объектов сообщений с

установленными битами MSGVAL, TXEN0 и TXEN1, стоящих выше

по списку

PRI

31-30

10

Фильтрация в зависимости от значения идентификатора. Объект

сообщения n получает приоритет на передачу сообщения только в

случае, если в списке нет других объектов сообщений с

«Идентификатор + IDE + DIR» более высокого приоритета (согласно

правилам арбитража в таблице А.3.30)

11

Фильтрация в зависимости от положения объекта сообщения в списке

(как при PRI = 01b)

IDE

29

Бит расширения идентификатора объекта сообщения n

0

Объект сообщения n оперирует с фреймами со стандартным

11-битным идентификатором

1

Объект сообщения n оперирует с фреймами с расширенным

29-битным идентификатором

ID

28-0

Идентификатор объекта сообщения n.

При оперировании с расширенными фреймами используются биты 28-0.

При оперировании со стандартными фреймами используются биты 28-18,

при этом состояние битов 17-0 не важно

250

Таблица А.3.30 - Распределение приоритета между объектами сообщений согласно

правилам арбитража

Установки для объектов сообщений 0 и 1,

Пояснение

которые участвуют в арбитраже (приоритет

объекта 0 выше приоритета объекта 1)

MOAR0[28:18] < MOAR1[28:18]

Стандартный фрейм с идентификатором,

(11-битный стандартный идентификатор

имеющим меньшее значение, обладает

объекта 0 меньше по числовому значению,

более высоким приоритетом

чем 11-битный идентификатор объекта 1)

MOAR0[28:18] = MOAR1[28:18].

При равенстве значений стандартных

В регистре MOAR0 бит IDE = 0.

идентификаторов, стандартный фрейм

B регистре MOAR1 бит IDE = 1.

имеет приоритет перед расширенным

MOAR0[28:18] = MOAR1[28:18].

При равенстве значений идентификаторов

Биты IDE обоих объектов сброшены.

стандартный

фрейм

данных

имеет

В регистре MOSTAT0 бит DIR = 1.

приоритет перед стандартным фреймом

В регистре MOSTAT1 бит DIR = 0.

удаленного запроса

MOAR0[28:0] = MOAR1[28:0]

При равенстве значений идентификаторов

Биты IDE обоих объектов установлены.

расширенный фрейм данных имеет

В регистре MOSTAT0 бит DIR = 1.

приоритет перед расширенным фреймом

В регистре MOSTAT1 бит DIR = 0.

удаленного запроса

MOAR0[28:0] < MOAR1[28:0]

Расширенный фрейм с идентификатором,

Биты IDE обоих объектов установлены.

имеющим меньшее значение, обладает

(29-битный идентификатор объекта 0

более высоким приоритетом

меньше по числовому значению, чем 29-

битный идентификатор объекта 1)

MOCTR - регистр управления объектом сообщения

Таблица А.3.31 - Структура регистра MOCTR объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 1Сh

Биты регистра работают попарно. Комбинация состояний бит каждой пары оказывает

влияние на один (соответствующий этой паре) бит регистра MOSTATn того же объекта

сообщения. Так, пара SETDIR-RESDIR устанавливает и сбрасывает бит DIR, пара

SETTXN1-RESTXN1 устанавливает и сбрасывает бит TXEN1 и т. д.

После записи старшего или младшего слова регистра MOCTRn аппаратная часть проверяет

состояние бит каждой пары и, в зависимости от обнаруженной комбинации, выполняет

соответствующее действие

Бит SET***

Бит RES***

Действие над битом ***

0

0

Нет

1

1

1

0

Установка

0

1

Сброс

Биты 31-28 и 15-12 являются зарезервированными

251

MOSTAT - регистр состояния объекта сообщения

Таблица А.3.32 - Структура регистра MOSTAT объекта сообщения Msg_x (x от 0 до 255)

Смещение: Msg_x + 1Сh

Поле

Бит

Описание

PNEXT

31-24

Указатель на следующий элемент списка.

В поле находится номер объекта сообщения, расположенного выше

по списку относительно текущего

PPREV

23-16

Указатель на предыдущий элемент списка.

В поле находится номер объекта сообщения, расположенного ниже по

списку относительно текущего

LIST

15-12

Номер списка, которому принадлежит объект сообщения n.

Поле обновляется аппаратно при распределении/перераспределении

объекта сообщения

DIR

11

Бит распределения

0

Объект приема сообщения данных.

Объект принимает сообщение данных. При установленном бите

TXRQ объект формирует сообщение удаленного запроса с

идентификатором объекта n, а затем передает его.

Полученное в ответ сообщение данных с соответствующим

идентификатором сохраняется в объекте сообщения n

1

Объект передачи сообщения данных.

При установленном бите TXRQ объект формирует, а затем

передает сообщение данных.

Если объект n получает сообщение удаленного запроса с

соответствующим идентификатором, то устанавливается флаг

TXRQ его регистра MOSTATn, после чего в ответ передается

сообщение данных, содержащихся в объекте n

TXEN1

10

Бит разрешения передачи фрейма

0

Запрещено

1

Передача фрейма разрешена.

Объект сообщения n может участвовать в передаче только, если

установлены оба бита - TXEN1 и TXEN0.

Контроллер CAN использует бит TXEN1 для выбора активного

объекта передачи сообщения из FIFO

252

содержание      ..     2      3      4      5     ..