МИКРОКОНТРОЛЛЕРЫ СЕРИИ SP430 (практикум)

1. Введение

Цель лабораторной работы состоит в изучении структуры, архитектуры и

программирования микроконтроллеров (МК) фирмы Texas Instruments серии

MSP430 на примере MSP430F2618, а также в освоении способов тестирования

и средств отладки разрабатываемого программного обеспечения.

Возрастающая степень интеграции цифровых микросхем определила по-

явление промышленных МК [1], реализованных на одном кристалле, в который

кроме центрального процессорного элемента (ЦПЭ) интегрирован набор ком-

понентов, состав и предназначение которых определяется конкретным прило-

жением [2, 3]. К числу таких компонентов могут относиться устройства посто-

янной и перепрограммируемой памяти, последовательные и параллельные пор-

ты разного назначения, средства поддержки цифровых каналов связи, аналого-

цифровые (АЦП) и цифро-аналоговые (ЦАП) преобразователи и др. Важной

характеристикой МК является не только вычислительная производительность,

но и возможность работы с низким энергопотреблением.

Лабораторная работа включает две основные части:

- в первой рассматривается структурное построение, принцип работы

функциональных компонент, регистровая модель и набор команд МК

MSP430F2618[1, 4-6];

- вторая знакомит со средствами программирования и размещения про-

граммного кода в памяти МК и со способом его отладки.

Программный код для МК разрабатывается на компьютере (не инстру-

ментальной ЭВМ) с операционной системой Windows. Для этого используется

интегрированная среда разработки (IDE) Embedded Workbench компании IAR

Systems, которая исполняется как Windows-приложение и имеет в своём соста-

ве кросс-ассемблер, позволяющий генерировать двоичный код программы для

выбранного микроконтроллера. Двоичный код программы заносится в про-

граммируемую память (во flash-память) МК. Для этого используется стандарт-

ный последовательный интерфейс IEEE P1149 JTAG, разработанный «Объеди-

нённой рабочей группой по автоматизации тестирования (Joint Test Automation

Group)». JTAG стандарт определяет метод поочередного сканирования и

управления состояниями входов/выходов компонентов целевой микропроцес-

сорной (МП) системы, в том числе входов/выходов программируемой памяти.

Благодаря этому возможно программирование flash-памяти путём посылки че-

рез контакты JTAG порта битовой последовательности, составленной из адрес-

ных кодов и кодов данных.

Целевая МП система, основой которой является микроконтроллер серии

MSP430, представлена в виде платы. Предназначением этой платы является ос-

воение средств программирования МК, включая изучение среды разработки

IDE и её взаимодействия с целевой МП системой. Программирование МК осу-

ществляется через USB порт инструментальной ЭВМ (рис. 1), который соеди-

нён с целевой системой через USB-JTAG интерфейс. Такой интерфейс необхо-

дим для того, чтобы выводимые через USB порт сигналы воспринимались

JTAG портом целевой системы, а сигналы идущие от целевой системы воспри-

нимались USB портом компьютера.

Целевая

USB-JTAG

плата

интерфейс

в USB порт

в JTAG порт

Инструментальная ЭВМ

Рис. 1. Схема программирования целевой МП системы

После программирования МК способен работать в автономном режиме,

исполняя загруженную в его память программу. При этом питание платы осу-

ществляется от отдельного источника напряжения 3.3 В, который подключается

через соответствующий разъём на плате. Микроконтроллер сконструирован с

расчётом на низкое энергопотребление, и это позволяет питать его от батарей-

ного источника - от аккумулятора. Предусмотрены средства управления энер-

гопотреблением, основой которых является управление тактовой частотой ядра,

а также управление синхронизирующими импульсными последовательностями

для устройств ввода/вывода (УВВ).

2. Описание микроконтроллера

Микроконтроллеры семейства MSP430 фирмы Texas Instrumenrs построе-

ны как машина фон Неймана (см. рис. 2, на котором приведена структурная

схема МК MSP430F2618) с общей внутри кристалла системной магистралью,

образованной 16-разрядной шиной адреса ША (MAB - Memory Address Bus),

16-разрядной шиной данных ШД (MDB - Memory Data Bus) и шиной управле-

ния ШУ (MCB - Memory Control Bus). Адреса портов ввода/вывода отображены

на память и занимают выделенное для них 4-битовое адресное пространство.

Часть шины данных имеет пониженную 8-битовую разрядность, соединенную с

основной её частью с помощью моста 16/8.

В состав микроконтроллера входят:

1) центральный процессорный элемент ЦПЭ, имеющей 16 16-разрядных

регистров, включая программный счётчик (PC), указатель стека (SP), регистр

состояния (SR) и генератор констант (CG). Генератор констант служит для по-

лучения наиболее часто используемых констант (-1, 0, 1, 2, 4, 8) и позволяет, в

дополнение к 27 основным командам, эмулировать еще 24 дополнительные ин-

струкции. Последние не относятся к исполняемым ядром МК командам и вве-

дены лишь для облегчения программирования. Компилятор автоматически в

процессе трансляции исходного ассемблерного кода заменяет эмулирующие

инструкции на эквивалентные им реально исполняемые инструкции;

2) встроенная flash-память на 48 Кбайта; используется для хранения

программного кода и кода данных. Содержимое памяти flash-памяти определя-

ется переданной через JTAG порт информацией. При исполнении программы

обращение к flash-памяти возможно только в режиме чтения. Начальный адрес

flash-памяти зависит от её объема. Конечный адрес всегда равен 0FFFFh;

3) оперативное запоминающее устройство (ОЗУ) объёмом 10 Кбайт.

На рис. 3 представлена карта памяти МК семейства MSP430. В верхней

области адресного пространства (в области старших адресов 0FFE0h - 0FFFFh)

расположена таблица векторов прерывания. Область 0h - 01FFh отведена под

отображённые на память регистры процессора. Адреса с 0100 до 01FFh предна-

значены для 16-разрядных, а адреса с 010h по 0FFh - для 8-разрядных УВВ. Да-

лее идёт адресное пространство ОЗУ, а ниже таблицы векторов прерываний

расположена область адресов flash-памяти. Нижняя граница адресного про-

странства flash-памяти и верхняя граница адресов ОЗУ зависят от объёма ин-

тегрированной в кристалл МК памяти, и эти границы определяются конкретной

модификацией микроконтроллера.

Обмен данными с 16-разрядными УВВ происходит по 16-разрядной шине

данных. Для доступа к 8-разрядным портам ввода/вывода используется 8-

разрядная шина данных.

К интегрированным в кристалл МК устройствам ввода/вывода относятся:

1) 12-разрядный аналогово-цифровой преобразователь с частотой дискре-

тизации 200 кГц. Имеет 8 внешних входов для аналоговых сигналов, буфер на

16 слов для хранения результатов преобразования, организованный как очередь

с автоматическим заполнением и сохранением её содержимого в основной па-

мяти. Источник опорного напряжения встроен в схему АЦП. Кроме того, в него

интегрированы датчик температуры и цепь обнаружения разряда источника пи-

тания, позволяющая контролировать состояние источника (батареи) при авто-

номной работе;

Доступ

0FFFFh

Слово/байт

Таблица векторов прерываний

0FFE0h

0FFDFh

Flash-ПЗУ

Слово/байт

ОЗУ

Слово/байт

0200h

01FFh

16-разрядные порты УВВ

Слово

0100h

01FFh

8-разрядные порты УВВ

Байт

010h

0Fh

Регистры специального назначения

Байт

Рис. 3. Карта памяти микроконтроллеров семейства MSP430

2) двухканальный

12-разрядный цифро-аналоговый преобразователь

(ЦАП);

3) аналоговый компаратор - без гистерезиса со встроенным программи-

руемым делителем для установки напряжения компарирования (опорного на-

пряжения). Компаратор имеет несколько входов, переключаемых с помощью

мультиплексора, и программно отключаемый RC-фильтр на выходе;

4) контроллер прямого доступа к памяти (КПДП), имеющий три канала,

каждый из которых может использоваться для перемещения данных из устрой-

ства (или в устройство) ввода/вывода в оперативную (или из оперативной) па-

мять(и) независимо от ЦПЭ;

5) супервизор напряжения источника питания с блоком системного

сброса и инициализации контролирует состояние источника питания и генери-

рует сигнал системного сброса при снижении напряжения питания ниже уста-

новленного порогового значения. Используется также при включении МК в ра-

боту, т.е. при подаче на него питания. После установки напряжения питания до

рабочего уровня генерирует сигнал запроса прерывания, запускающего проце-

дуру инициализации;

6) два универсальных 16-битовых таймера (Timer A и Timer B) с режи-

мами «захват/сравнение» и возможностью формирования сигнала широтно-

импульсной модуляции (ШИМ). Оба таймера выполнены в виде 16-разрядных

двоичных счётчиков, подсчитывающих импульсы, получаемые либо от устрой-

ства синхронизации, либо от выделенных для этого выводов микросхемы МК.

Счётчики таймеры способны работать в нескольких режимах. При этом разряд-

ность счётчика таймера B может программно установиться на 8, 10, 12 или 16.

Для фиксации (захвата) данных о результате счёта и для генерации временных

интервалов имеются блоки захвата/сравнения. Таймер A имеет три таких блока,

а в таймере B их число может быть увеличено (в зависимости от модификации)

до семи. Любой из таймеров может выполнять множественный одновременный

счёт, множественные операции захвата/сравнения, формирование выходных

сигналов специальной формы, в частности, сигналы с широтно-импульсной

(ШИМ) модуляцией, а также комбинации названных операций;

7) сторожевой таймер. Главная функция сторожевого таймера

контроль системного рестарта при сбое в работе программы: если программа не

производит обращение к сторожевому таймеру в течение заданного интервала

времени, то производится системный сброс. В тех случаях, когда данная функ-

ция таймера не требуется, он может быть запрограммирован на работу в каче-

стве интервального таймера;

8) два универсальных синхронно/асинхронных приёмо-передатчика

(USART0,1). USART0 работает в трёх режимах: в режиме универсального

асинхронного приёмо-передатчика (UART режим), в режиме синхронного пе-

риферийного интерфейса (SPI) и в режиме I²C (в режиме двухпроводного ин-

терфейса). В USART1 такой режим работы не предусмотрен.

При обмене данными в асинхронном режиме UART каждый передавае-

мый символ содержит стартовый бит, семь или восемь битов данных, бит кон-

троля чётности и один или два стоповых бит. Период следования битов опреде-

ляется выбранным источником тактовых импульсов и настройкой работы сдви-

говых регистров, преобразующих поступающий по шине данных MDB парал-

лельный код в последовательный, а принимаемый последовательный код - в

параллельный для передачи его на шину MDB. Скорость передачи определяет-

ся частотой тактирования принимающего и предающего сдвиговых регистров.

В асинхронном режиме обмена данными между двумя устройствами использу-

ется протокол с форматом «свободная линия». При таком формате блоки дан-

ных на линиях передачи или приёма разделены временем простоя (временем,

когда линия свободна). Простой линии приёма обнаруживается, когда приняты

10 или более не изменяющихся со временем логических единиц (меток) после

первого стопового бита символа. При использовании двух стоповых битов, вто-

рой стоповый бит принимается за первый маркерный бит периода простоя. Ко-

гда связываются три или более устройств, к биту данных добавляется адресный

бит, что позволяет USART поддерживать многопроцессорные коммуникацион-

ные форматы со «свободной линией».

В синхронном режиме (в режиме SPI) последовательные данные переда-

ются и принимаются множеством устройств с использованием общего тактиро-

вания, обеспечиваемого ведущим. Ведущий определяется по значению допол-

нительного сигнала (сигнала STE - разрешение передачи ведомого), управляе-

мого ведущим. Сигнал STE необходим для разрешения приёма и передачи дан-

ных устройством, на выводе которого этот сигнал установлен.

Режим I²C обычно используется для внутрисистемного обмена между ин-

тегральными схемами встроенных МП систем и поддерживает любые ведущие

или ведомые устройства, совместимые с интерфейсом I²C через последователь-

ную двухпроводную шину I²C. Внешние компоненты, присоединенные к шине

I²C последовательно передают и/или принимают последовательные данные в/из

USART;

9) шесть портов общего назначения (P1-P6) являются многофункцио-

нальными портами ввода/вывода, которые могут быть использованы как 8-

разрядные параллельные цифровые порты, так и как средство для подключения

к контактам микроконтроллера таймеров, аналоговых входов АЦП, выходов

ЦАП, входов и выходов компаратора и последовательных портов, а также для

выдачи и приёма сигналов синхронизации. Для реализации этих возможностей

предусмотрены средства конфигурации портов посредством занесения в при-

надлежащие им регистры управления соответствующей информации.

Система тактирования микроконтроллера разработана специально для

использования в приложениях с питанием от батарей. Основное тактирование

(MCLK - Master Clock), необходимое для работы ЦПЭ, имеет три источника:

- внутренний низкочастотный/высокочастотный генератор последователь-

ности тактовых импульсов LFXT1CLK с внешним резонатором - с низко-

частотным часовым кристаллом на 32768 Гц или с одним из стандартных

резонаторов (кристаллов) на диапазон от 450 кГц до 8 МГц;

- один из источников дополнительных тактовых импульсов XT2CLK: либо

высокочастотный внутренний генератор со стандартными внешними ре-

зонаторами, либо внешний генератор на диапазон от 450 кГц до 8 МГц;

- встроенный тактовых импульсов DCOCLK с цифровым управлением

(DCO - Digitally Controlled Oscillator), состоящий из задающего управ-

ляемого RC-генератора и дополнительной схемы формирования такти-

рующей последовательности DCOCLK.

Наряду с основным имеет место вспомогательное (ACLK - Auxiliary

Clock) и второстепенное (SMCLK - Sub-System Master Clock) тактирование.

Модуль ACLK предназначен для высокоскоростных устройств ввода/вывода и

является буферизированным источником тактовых импульсов LFXT1CLK с де-

лителем на 1, 2, 4 или 8. Период следования ACLK программно задаётся для

конкретных периферийных модулей. Источником второстепенного SMCLK

тактирования в зависимости от программных установок является либо XT2CLK

(при условии доступности), либо DCOCLK с коэффициентом деления 1, 2, 4

или 8. Параметры SMCLK также задаются программно для конкретных УВВ.

Архитектурa MSP430 позволяют эффективно использовать 16-разрядный

ЦПЭ только в нужные промежутки времени, что позволяет на низких тактовых

частотах снизить энергопотребление, сводя его до ультранизкого, а на высоких

при активизации основного высокоскоростного модуля тактирования - выпол-

нять быструю обработку сигналов. Основной модуль тактирования может быть

программно сконфигурирован

- на работу с номинальной частотой без использования внешних компонент

кроме одного внешнего резистора и

- на работу с одним или двумя внешними кристаллами (резонаторами) XT1

и XT2. Внешние компоненты подключаются к соответствующим контак-

там Rosc, XIN, XOUT, XT2IN и XT2OUT.

3. Система прерываний и рабочие режимы

Механизм прерываний обеспечивает реакцию ЦПЭ на происходящие в

МП системе события, связанные с работой её функциональных узлов. Получив

запрос прерывания процессор приостанавливает выполнение текущей про-

граммы и переходит на исполнение процедуры обслуживания поступившего

запроса. Прерывания делятся на три типа:

- системное (системный сброс);

- немаскируемое (NMI);

- маскируемые.

Запросы прерывания со стороны устройств ввода/вывода относятся к

классу маскируемых и возникают в основном при необходимости принять или

передать данные в УВВ. Маскируемые прерывания можно запретить или

разрешить путём установки или сброса бита общего разрешения прерываний

GIE в регистре состояния SR, а также индивидуальных бит разрешения в реги-

стре (или регистрах) управления работой конкретного УВВ. Поступившие от

УВВ запросы прерывания как флаги прерываний фиксируются в соответст-

вующих регистрах флагов прерывания.

Сигнал запроса прерывания (сигнал IRQ - Interrupt Request) генерирует

каждое из незамаскированных и готовых к обмену данными устройство. Сигна-

лы IRQ направлены на то, чтобы ЦПЭ прерывал исполнения текущего потока

команд и перешёл на процедуру ISR (Interrupt Service Routine) обработки запро-

са прерывания.

Запросы от отдельных УВВ объединяются по «ИЛИ» (рис. 4). В результа-

те формируется обращённый к ЦПЭ запрос INTR (Interrupt Request), который

воспринимается, если установлен бит общего разрешения прерываний GIE

(элемент «И» на рис. 4). В ответ на запрос INTR ЦПЭ посылает сигнал под-

тверждения INTA (Interrupt Acknowledge). Подтверждение INTA распространя-

ется последовательно от одного УВВ к другому. При этом первое получившее

подтверждение INTA устройство прекращает дальнейшее распространение это-

го игнала. Тем самым реализуется схема расстановки приоритетов, согласно

которой наивысшим приоритетом обладает наиболее близкое к ЦПЭ УВВ.

Высокий

Низкий

Приоритет

IRQs от отдельных УВВ

"ИЛИ"

"И"

INTR

GIE

Стороже-

Модуль

вой

Модуль

таймер

INTA

ЦПЭ

WDT

От УВВ 5 младших бит на шину адреса (MAB) и в РС

Рис. 4. Логика приоритетов УВВ

Получив подтверждение INTA, УВВ выставляет на шину адреса вектор

прерывания, значение которого берётся из регистра вектора прерывания. По

вектору прерывания определяется стартовый адрес процедуры обработки пре-

рывания ISR.

В целом последовательность действий при обработка запроса прерывания

выглядит следующим образом:

1) любая текущая команда выполняется до конца;

2) содержимое программного счетчика PC помещается в стек;

3) в стек помещается содержимое регистра состояния SR;

4) если имело место несколько запросов прерываний, то сначала обрабаты-

вается запрос с наивысшим приоритетом, а остальные ожидают обслужи-

вания. Наивысшим приоритетом обладает УВВ, которое наиболее близко

расположено по отношению к ЦПЭ;

5) автоматически сбрасывается флаг прерывания а регистре флагов источни-

ка запроса. Флаги остальных запросов остаются установленными в ожи-

дании обслуживания;

6) регистр состояния SR очищается. Неизменным остаётся только бит SCG0

(о назначении разрядов регистра SR см. ниже). В результате прекращается

работа в любом режиме пониженного энергопотребления. Это необходи-

мо для, чтобы ЦПЭ смог быстро исполнить соответствующую ISR;

7) из регистра вектора прерывания обрабатываемого УВВ берётся значение

вектора прерывания. По нему определяется значение пяти младших бит

программного счётчика PC и стартовый адрес ISR. При этом старшие раз-

ряды PC устанавливаются в «1». Последующее инкрементирование PC

обеспечивает исполнение процедуры обработки прерывания.

Каждый вектор прерывания ассоциирован с соответствующим элементом

таблицы векторов прерываний (таблица 1), которая расположена в памяти МК

по базовому адресу 0FFE0h. В таблицу занесены стартовые адреса ISR тех

УВВ, для которых предусмотрена возможность работы в режиме с прерыва-

ниями, а также точка входа в программу начальной установки МК

(RESET_VECTOR).

Значение вектора прерывания равно смещению относительно базового

адреса 0FFE0h и для его кодирования достаточно 5-ти разрядов. Поэтому век-

торы прерываний передаются в ЦПЭ по пяти младшим линиям шины адреса

MAB.

Программа обработки прерывания заканчивается командой возврата из

прерывания RETI (Return from Interrupt). По этой команде

1) восстанавливается из стека содержимое регистра SR. В результате стано-

вятся действующими все предыдущие установки разрядов в регистре SR и

восстанавливается предшествующий режим работы МК,

2) восстанавливается из стека содержимое программного счетчика PC и

продолжается выполнение прерванной программы.

Возможны вложенные прерывания, если бит GIE будет установлен во

время выполнения текущей процедуры обработки прерывания. Когда вложен-

ные прерывания разрешены, любой запрос прерывания с приоритетом выше те-

кущего вызовет переход на выполнение соответствующей новому запросу ISR.

Немаскируемые (NMI) прерывания - это прерывания от источников,

состояние которых имеет критическое значение для работы МП системы. На

них не действует общий бит разрешения прерываний GIE и их можно запретить

только установкой индивидуального бита разрешения. Немаскируемые преры-

вания обслуживаются по выделенному для них вектору NMI_VECTOR.

Таблица 1

Смещение

Источник

Вектор

относительно

запроса

Адрес

прерывания

0FFE0h

прерывания

ЦАП/КПДП (при исполь-

DACDMA_VECTOR

0FFE0h

зовании режима ПДП)

PORT2_VECTOR

0FFE2h

Порт P2

Порт USART1

USART1TX_VECTOR

0FFE4h

(режим передачи)

Порт USART1

USART0RX_VECTOR

0FFE6h

(режим приёма)

PORT1_VECTOR

0FFE8h

Порт P1

TIMERA1_VECTOR

0FFEAh

Таймер A

TIMERA0_VECTOR

0FFECh

Таймер A

ADC12_VECTOR

0FFEEh

АЦП

Порт USART0

USART0TX_VECTOR

0FFF0h

(режим передачи)

Порт USART0

USART0RX_VECTOR

0FFF2h

(режим приёма)

Сторожевой

WDT_VECTOR

0FFF4h

таймер

CMPRA_VECTOR

0FFF6h

Компаратор A

TIMERB1_VECTOR

0FFF8h

Таймер B

TIMERB0_VECTOR

0FFFAh

Таймер B

Немаскируемое

NMI_VECTOR

0FFFCh

прерывание

Сброс

RESET_VECTOR

0FFFEh

(наибольший приоритет)

Процессоры семейства MSP430 разработаны для приложений с ультра-

низким потреблением энергии и способны работать в разных режимах. Смена

режимов работы обусловлена:

- стремлением снизить уровень потребляемой ядром микроконтроллера

энергии,

- обеспечением необходимой скорости обработки данных и пропускной

способности устройств ввода/вывода и

- минимизацией потребления тока устройствами ввода/вывода.

Энергосберегающие режимы (LPMs - Low Power Modes) перечислены в

таблице 2. Уровень энергопотребления определяется битами CPUOFF,

OSCOFF, SCG0 и SCG1 в регистре состояния SR (рис. 5).

OSC

CPU

Не используются

SCG1

SCG0

GIE

OFF

Рис. 5. Формат регистра состояния SR

Включение битов режима CPUOFF, OSCOFF, SCG0 и SCG1 в регистр SR

обусловлено тем, что при переходе на процедуру обработки прерывания теку-

щий режим работы может быть восстановлен путём сохранения содержимого

SR в стеке. Такое восстановление происходит всегда при возврате из процеду-

ры обработки прерывания.

Помимо бит режима в регистр SR включены флаги (признаки) операций

арифметическо-логического устройства АЛУ (о флагах АЛУ см. раздел 3). По

флагам операций (по переполнению V, по переносу C, по знаку S, по отрица-

тельному результату N) определяется корректность работы АЛУ, а также реа-

лизуются команды условных переходов.

Таблица 2

Состояние ЦПУ и систем

SCG1

SCG0

OSCOFF

CPUOFF

Режим

тактирования

ЦПЭ и все системы тактирования

Активный

активны

MCLK отключён и ЦПЭ не тактиру-

LPM0

ется (отключён); SMCLK и ACLK ак-

тивны

ЦПЭ, MCLK и DCO отключены; DCО

не используется для MCLK или

LPM1

SMCLK тактирования; SMCLK и

ACLK активны

ЦПЭ, MCLK, SMCLK и DCO отклю-

LPM2

чены; задающий RC-генератор ос-

тается включённым; ACLK активно

ЦПЭ, MCLK, SMCLK и DCO отклю-

LPM3

чены; RC-генератор отключен;

ACLK активно

ЦПЭ и все системы тактирования

LPM4

отключены

4. Центральный процессорный элемент

Центральный процессорный элемент состоит из 16-битового арифметиче-

ско-логического устройства (АЛУ) и набора из 16-ти регистров - регистры

R0-R15 (рис. 6). Среди них 12 регистров R4-R15 - это регистры общего назна-

чения, а четыре регистра R0-R3 выполняют соответственно функции счётчика

команд PC, указателя вершины стека SP, регистра статуса SR и генератора кон-

стант CG. Несмотря на специализацию некоторых регистров (это относится к

регистрам R0-R3), по отношению к АЛУ все регистры равноправны.

16-разрядный программный счётчик PC/R0 указывает на следующую ко-

манду, которая будет выполняться после исполнения текущей команды. PC ин-

крементируется соответственно тому, из какого чётного числа байтов (два, че-

тыре или шесть) состоит каждая команда. Команды располагаются в адресном

пространстве 64 Кбайт и выравниваются по границам слов, поэтому значения

PC всегда соответствуют чётным адресам.

Указатель стека SP/R1 используется ЦПЭ для хранения адресов возврата

из подпрограмм и процедур обработки прерываний. Стек может быть построен

по предекрементной или постинкрементной схеме. Указатель стека SP может

использоваться со всеми командами и во всех режимах адресации. Указатель

стека SP инициализируется пользователем и выравнивается по чётным адресам.

R0/PC Программный счётчик

R1/SP

Указатель стека

R2/SR/CG1 Регистр состояния

R3/CG2

Генератор констант

R4 Регистр общего назначения

R5 Регистр общего назначения

R6 Регистр общего назначения

R14 Регистр общего назначения

R15 Регистр общего назначения

dst

src

Zero, Z

Carry, C

MCLK

Overflow,V

16-бит АЛУ

Negative, N

Рис. 5. Блок-схема ЦПЭ

В регистр состояния SR/R2 включены следующие флаги (признаки) опе-

раций АЛУ: флаги нуля Z (zero), переноса C (carry), переполнения V (overflow)

и отрицательного результата N (negative). R2 используется как регистр источ-

ник или как регистр приёмник и при необходимости может быть использован

для поддержки работы генератора констант.

Работу генератора констант CG поддерживают регистры R2 и R3. С их

помощью генерируются шесть констант (-1, 0, 1, 2, 4, 8), используемых при об-

ращении к памяти в режимах с косвенной регистровой и косвенной регистро-

вой с атоинкрементацией или автодекрементацией адресации. Способы исполь-

зования регистров R2 и R3 и значений генерируемых ими констант зависят от

режима адресации, определяемого соответствующими битами в кодах опера-

ций. Применение генератора констант даёт следующие преимущества:

- не требуется обращение к памяти для получения констант -1, 0, 1, 2, 4, 8;

- сокращается формат команд обращения к памяти, поскольку не требуется

включения в них дополнительного слова, если значение этого слова совпа-

дает с одной из шести автоматически генерируемых констант;

- если одна из шести констант рассматривается как непосредственный опе-

ранд, то Ассемблер автоматически генерирует команды, рассчитанные на

использование генератора констант. При использовании регистров R2 и R3

в режиме генерации констант, их адресация не может быть явной - они

действуют по умолчанию и только как регистры-источники.

Двенадцать регистров общего назначения R4-R15 могут быть использо-

ваны в качестве регистров данных, указателей адресов или индексных значений

и доступны при выполнении команд работы с байтами или словами.

Набор команд

При написании программ необходимо учитывать особенности ЦПЭ, его

архитектуру (регистровую модель) и набор команд, с помощью которых реали-

зуются арифметические и логические операции, условные и безусловные пере-

ходы, вызовы и возвраты из процедур, сохранение содержимого регистров в

памяти и загрузка данных из памяти в регистры, обмен данными с портами (ре-

гистрами) ввода/вывода. Команды в памяти представляются в виде двоичного

кода, содержащего код операции (КОП) и указание на то, где расположены

операнды, или сами операнды. Программирование в двоичных кодах весьма

трудоёмко и для его облегчения двоичным кодам команд сопоставляются мне-

монические обозначения, которые являются основой низкоуровневого языка

программирования - языка Ассемблера.

Полный набор команд МК семейства MSP430 включает 27 команд ядра и

24 эмулированные команды. Команды ядра - это команды, имеющие уникаль-

ный код операции декодируемый ЦПЭ. Эмулированные команды представляют

собой инструкции, облегчающие чтение и написание кода, но не имеющие соб-

ственного кода операции, поэтому Ассемблер автоматически меняет их на эк-

вивалентные команды ядра. Использование эмулирующих команд не приводит

к увеличению объёма кода или снижению производительности. Существует три

формата команд ядра:

- с двойным операндом - с операндом-источником src и операндом-

приемником dst (таблица 3);

- с одиночным операндом - с одним операндом-источником src или с одним

операндом-приемником dst (таблица 4);

- команды перехода, вызова, возврата (таблица 5).

В начале каждой команды указано её мнемоническое обозначение. Затем

указываются операнды (один или два). Команды с одним и двумя операндами

могут быть предназначены для работы с байтами или со словами, на что пока-

зывает соответствующее расширение мнемоник КОП «.B» или «.W». Если рас-

ширение в КОП не показано, то по умолчанию такие команды предназначаются

для работы со словами. Операндами может быть содержимое регистров или со-

держимое ячеек памяти. Но в командах с двумя операндами одним из операн-

дов является регистр.

Команды с двойным операндом

Таблица 3

Биты статуса

Команда

Действие команды

MOV(.B) src, dst

src ® dst

ADD(.B) src, dst

src + dst ® dst

ADDC(.B) src, dst

src + dst + C® dst

SUB(.B) src, dst

src + .not. dst + 1® dst

SUBC(.B) src, dst

src + .not. dst + C® dst

CMP(.B) src, dst

dst - src

DADD(.B) src, dst

src + dst + C® dst (десятичное)

BIT(.B) src, dst

src .and. dst

BIC(.B) src, dst

.not.src .and. dst ® dst

BIS(.B) src, dst

src .or. dst ® dst

XOR(.B) src, dst

src .xor. dst ® dst

AND(.B) src, dst

src .and. dst ® dst

«*» - влияет на бит статуса; «-» - не влияет на бит статуса;

«0» - бит статуса очищается;

в круглых скобках необязательное расширение мнемоник Ассемблера.

Команды с одним операндом

Таблица 4

Биты статуса

Команда

Действие команды

RLA(.B) dst

Арифметический сдвиг вправо на 1 бит

Циклический сдвиг вправо на 1 бит через триггер

RLC(.B) dst

переноса С

RRA(.B) dst

Арифметический сдвиг вправо на 1 бит

Циклический сдвиг вправо на 1 бит через триггер

RRC(.B) dst

переноса C

PUSH(.B) dst

SP-2 ® SP, src ® @SP. Проталкивание в стек

SWPB dst

Переставить байты местами

SP-2 ® SP, РС+2 ® @SP, dst ® PC.

CALL dst

Вызов процедуры

RET

@SP ® PC SP+2 ® SP. Возврат из процедуры

TOS ® SR, SP+2 ® SP; TOS ® PC,SP+2 ® SP.

RETI

Возврат из прерывания (TOS - вершина стека)

Bit 7 ® Bit 8

Bit 15.

SXT

Расширение знака байта на слово

«*» - влияет на бит статуса; «-» - не влияет на бит статуса;

«0» - бит статуса очищается;

Команды перехода

Таблица 5

Команда

Действие команды

JEQ/JZ метка

Переход к метке, если бит Z нуля установлен

JNE/JNZ метка

Переход к метке, если бит Z нуля сброшен

JC метка

Переход к метке, если бит C переноса установлен

JNС метка

Переход к метке, если бит переноса C сброшен

Переход к метке, если бит N отрицательного результата

JN метка

установлен

JGE метка

Переход к метке, если (N.XOR.V)=0

JL метка

Переход к метке, если (N.XOR.V)=0

JMP метка

Безусловный переход

Переходы делятся на условные и безусловные. Условные переходы обес-

печивают ветвление программы относительно программного счётчика PC и не

оказывают влияния на биты статуса. Возможный диапазон переходов с помо-

щью условных команд составляет от -511 до +512 слов относительно текущего

значения PC. Указанное в команде 10-разрядное смещение обрабатывается как

число со знаком. При этом его значение удваивается и только после этого скла-

дывается со значением программного счётчика. Это обусловлено тем, что адре-

са всех команд выравниваются по границам 16-разрядных слов.

Режимы адресации

При работе с данными и при реализации переходов используются не-

сколько способов вычисления исполнительного адреса операндов src и dst, на-

зываемых режимами адресации. Режимы адресации микроконтроллеров семей-

ства MSP430 представлены в таблице 6.

Таблица 6

Режим адресации

Синтаксис

Описание

Регистровый

Содержимое регистра Rn является операндом

Значение (Rn+X) указывает на операнд - ячейку

Индексный

X(Rn)

памяти. Значение X находится в следующем за ко-

дом команды слове

Адрес ADDR определяется по смещению X относи-

тельно PC. Другими словами, на операнд указывает

Символьный

ADDR

значение (PC+X). Значение X сохранено в следую-

щем слове. Реализован как индексный режим X(PC)

Слово, следующее за командой с адресом

(РС + X=0), содержит адрес операнда. Реализован

Абсолютный

&ADDR

как индексный режим X(R2) с использование гене-

ратора констант - константы 0, извлекаемой из ре-

гистра R2

Косвенный регист-

Содержимое регистра Rn используется как указа-

@Rn

ровый

тель на операнд

Косвенный с

Содержимое Rn используется как указатель на опе-

автоинкрементаци-

@Rn+

ранд. Содержимое Rn впоследствии увеличивается

ей

на 1 для байтовых команд и на 2 для команд-слов

Слово, следующее за командой, содержит непо-

Прямой (непосред-

средственную константу N. Реализован как косвен-

ственный)

ный автоинкрементный режим @PC+

5. Умножитель-аккумулятор (MAC)

К вычислительным устройствам микроконтроллера относится

16-

разрядный аппаратный умножитель. Аппаратный умножитель не входит в со-

став ЦПЭ и работает независимо от него. Поддерживаются четыре типа опера-

ций: знаковое и беззнаковое умножение (MPYS и MPY), знаковое и беззнаковое

умножение с накоплением (MACS и MAC).

Тип операции выбирается адресом, в который записан первый операнд.

Умножитель имеет два 16-разрядных регистра операндов OP1 и OP2 и три ре-

гистра результата RESLO, RESHI и SUMEXT (рис. 6) и приступает к работе

сразу после загрузки регистров операндов. Поэтому для умножителя не требу-

ется специальных инструкций и дополнительных циклов синхронизации. Ре-

зультат автоматически сохраняется в регистрах результата. Операции выпол-

няются при любых комбинациях 8- и 16-разрядных операндов.

В регистре RESLO содержится младшее слово результата, в RESHI -

старшее слово результата, а в регистре SUMEXT находится информация о ре-

зультате. Для появления результата необходимо 3 такта MCLK. Результат мо-

жет быть прочитан следующей командой после записи в OP2. Исключение со-

ставляет случай, когда используется косвенный режим адресации к регистру

результата. В этом случае необходимо вставить команду NOP перед чтением

результата.

Регистр первого операнда OP1 имеет четыре адреса 130h (MPY), 132h

(MPYS), 134h (MAC) и 136h (MACS), используемые при выборе режима умно-

жения. Запись первого операнда по желаемому адресу позволяет выбрать тип

операции умножения, но не приведет к началу выполнения какой-либо опера-

ции. Запись операнда в регистр второго операнда OP2 инициирует операцию

умножения. Запись в OP2 стартует выбранную операцию над значениями, со-

храненными в OP1 и OP2. Результат записывается в три регистра результата

RESLO, RESHI и SUMEXT. Повторение операций умножения может выпол-

няться без перезагрузки OP1, если значение в OP1 используется для последова-

тельных операций и если нет необходимости перезаписывать значение в OP1

для выполнения операций.

MPY 130h

MPYS 132h

OP1

OP2 138h

MAC 134h

MACS 136h

16x16 умножитель

Программно

доступные

регистры

MPY=0000

32-бит сумматор

MPY, MPYS

MAC, MACS

Мультиплексор

32-бит мультиплексор

SUMEXT 13Eh

RESHI 13Ch

RESLO 13Ah

Рис. 6. Структурная схема умножителя-аккумулятора

Результат размещается в двух регистрах - в младшем RESLO и старшем

RESHI 16-разрядных регистрах результата. Содержимое старшего регистра ре-

зультата RESHI зависит от операции умножения.

6. Тестирование системы

Для тестирования системы используется последовательный интерфейс,

выполненный в стандарте IEEE P1149 JTAG Этот стандарт, как уже говорилось,

определяет метод поочередного сканирования состояний входов/выходов ком-

понентов системы и используется внутрисхемным эмулятором для доступа к

встроенной системе поддержки тестирования. Эмуляторы используют порт

JTAG для текущего контроля и управления процессором, установленным на це-

левой печатной плате, при отладке системы и её программного обеспечения.

Для отладки используется также программный симулятор инструментальной

ЭВМ.

Сканирование состояний входов/выходов (сканирование границ) позво-

ляет разработчику системы проверять схему соединений на печатной плате с

привлечением минимального количества специального контрольного оборудо-

вания. Сканирование возможно благодаря наличию возможности управления и

отслеживания каждого входа и выхода на каждом кристалле с помощью набора

последовательно просматриваемых защёлок. Каждый вход и выход подсоеди-

няется к своей защёлке, а защёлки соединяются в длинный регистр сдвига, так

что данные могут считываться или записываться в них через последовательный

тестовый порт. Для двунаправленных выводов возможна комбинация функций

ввода и вывода. Взаимодействие с JTAG портом осуществляется с помощью

сигналов:

- TCK (входной) - сигнал тактовой синхронизации операций тестовой логи-

ки. Используется для синхронизации данных в защёлках просмотра и

управляющей последовательности тестового конечного автомата;

- TMS (входной) - выбор тестового режима. Первичный управляющий сиг-

нал. Синхронный по отношению к TCK. Последовательность значений на

TMS задает текущее состояние порта тестирования;

- TDI/TCLK (входной/выходной) - вход тестовых данных или вход синхро-

низации. Отсюда последовательные входные данные, подаются в защёлки

просмотра;

- TDO/TDI (выходной/входной) - выход тестовых данных. На этот контакт

поступают последовательные выходные данные, извлекаемые из защелок

просмотра. Может быть запрограммирован для приёма входных данных.

В данной лабораторной работе JTAG интерфейс используется для загруз-

ки во flash-память микроконтроллера программ, которые явились результатом

их разработки в среде IDE Embedded Workbench.

7. Описание целевой микропроцессорной системы

Целевая МП система, принципиальная схема которой приведена на рис. 7,

выполнена в виде платы, на которой расположены:

- микросхема U1 микроконтроллера с подключенными к ней кварцевыми

резонаторами Q1, Q2 и Q3;

- микросхема U2 интерфейса с последовательным коммуникационным пор-

том RS232;

- простые устройства ввода/вывода: одноразрядный источник цифрового

ввода кнопка BUT и одноразрядный цифровой индикатор - светодиод

LED;

- кнопка аппаратного сброса RST;

- стабилизированный источник напряжения 3.3 В, питаемый от внешнего

источника переменного напряжения 4.5 В через разъём PWR_JACK;

- разъём JTAG порта.

Внешний источник напряжения используется в автономном (независящем

от инструментальной ЭВМ) режиме работы. Когда целевая система связана с

инструментальной ЭВМ, то напряжение питания 3.3 В поступает через JTAG

порт.

Поскольку в микроконтроллер интегрированы аналого-цифровой и циф-

ро-аналоговый преобразователи, то для них требуется постоянное опорное на-

пряжение V+. Это напряжение создаётся с использованием источника 3.3 В и

поступает на соответствующие входы МК микросхемы.

Необходимо различать аналоговую и цифровую «землю». Это связано с

тем, что на плате действуют как аналоговые, так и цифровые сигналы. На

принципиальной схеме (рис. 7) для этих двух видов заземления используются

разные обозначения и они имеют только одну общую точку. Эта точка нахо-

дится там, где показано сопротивление R1 = 0.

Для выдачи сигнала LED на светодиод и приёма сигнала от кнопки BUT

используется порт P6 микроконтроллера (контакты P6.0 и P6.1 соответствен-

но). Связь с портом RS232 (сигналы TXD0 и RXD0) осуществляется через порт

P3 (контакты P3.4 и P3.5).

C11

C1+

3.3V

100n

V+

IN OUT

100n

PWR_JACK

C1-

(стаб.)

R51

V-

240

C12

100n

C2+

R55

100n

C35

C40

C38

R52

100n

4.5V

47uF

C2-

GND

470uF

390

RS232

T1IN

T1OUT

TXD0 10

T2IN

T2OUT

RXD0 12

R1OUT

R1IN

R2OUT

R2IN

ST3232CD

U2PWR

3.3V

GND VCC

3.3V

C10

R43

100n

47K

RST

RST/NMI

P1.0/TACLK

P1.0

C36

P1.1/TA1

P1.1

47n

P1.2/TA2

P1.2

R32

R30

P1.3/TA2

P1.3

P1.4/SMCLK

P1.4

P1.5/TA1

P1.5

P1.6/TA2

P1.6

UEREF+

P1.7/TA2

P1.7

UREF+

UREF-

P2.0/ACLK

P2.0

R31

R33

P2.1/TACLK

P2.1

C37

P2.2/CAOUT

P2.2

10uF

P2.3/CA0

P2.3

P2.4/CA1

P2.4

P2.5/ROSC

P2.5

P2.6/A0CLK

P2.6

P2.7/TA0

P2.7

P3.0/STEO0

P3.0

P3.1/SIMD0

P3.1

P3.2/SOMI0

P3.2

32768Hz

P3.3/ULCK0

P3.3

TXD0

P3.4/UTXD0

P3.4

RXDO

10pF

P3.5/URXD0

P3.5

XIN

P3.6/UTXD1

P3.6

3.3V

XOUT/TCLK

P3.7/URXD1

P3.7

BUT

C32

P4.0/TB0

P4.0

P4.1/TB0

P4.1

330

100K

XT2IN

P4.2/TB0

P4.2

C33

XT2OUT

P4.3/TB0

P4.3

JTAG

P4.4/TB0

P4.4

P4.5/TB0

P4.5

BUT

RST

P4.6/TB0

P4.6

P4.7/TBCLK

P4.7

P_OUT

P5.0/STE1

P5.0

TSK

P5.1/SIMD1

P5.1

TDI

P5.2/SOMI1

P5.2

3.3V

TDO/TDI

P5.3/UCLK1

P5.3

TMS

P_IN

P5.4/MCLK

P5.4

P5.5/SMCLK

P5.5

3.3V

P5.6/ACLK

P5.6

3.3V

V+

P5.7/TH

P5.7

C14

LED

P6.0/A0

P6.0

AVCC

BUT

10n

P6.1/A1

P6.1

AVCC

P6.2/A2

P6.2

R13

3.3V

P6.3/A3

P6.3

330

C13

P6.4/A4

P6.4

LED

P6.5/A5

P6.5

DVCC

10n

P6.6/A6

P6.6

DVCC

P6.7/A7

P6.7

Рис. 7. Принципиальная схема целевой МП системы

8. Описание аппаратной и программной

частей лабораторной установки

Общий вид лабораторной установки показан на рис. 1.

При работе с УВВ, входящими в состав целевой системы (таковыми яв-

ляются кнопочный выключатель и светодиод), не требуется каких-либо допол-

нительных средств, кроме представленных на рис. 1. Связь с этими устройства-

ми осуществляется через контакты P6.0 и P6.1. порта P6.

В дополнение к этому предусмотрена возможность ввода аналоговых сиг-

налов, их цифровой обработки и вывода результата в аналоговом представле-

нии. Для этой цели используются интегрированные в кристалл микроконтрол-

лера АЦП и ЦАП. Сигналы на АЦП поступают от генератора стандартных сиг-

налов (ГСС). Контроль сигналов, выводимых через ЦАП, осуществляется с по-

мощью осциллографа. Для приёма сигналов от ГСС и передачи сигналов на ос-

циллограф используются контакты порта P6 микроконтроллера, соединяемые с

соответствующими измерительными приборами.

Для программирования целевой системы используется язык Ассемблера.

Программа разрабатывается с помощью инструментальной ЭВМ и интегриро-

ванной среды разработки (IDE) IAR Embedded Workbench.

Создание проекта с использованием среды разработки начинается с того,

что IDE предлагает шаблон (листинг 1) в соответствии, с которым можно по-

строить программу на языке Ассемблера. Чтобы вызвать этот шаблон нужно,

во-первых, создать новое "рабочее пространство" с помощью пункта меню

File->New->Workspace, и, во-вторых, создать новый "проект" с помощью

пункта меню Project->CreateNewProject. Из предложенного списка шаблонов

нужно выбрать asm (ассемблерный проект). В шаблоне отмечены основные по-

зиции, которых следует придерживаться при написании программы.

#include "msp430.h"

; #define controlled include file

NAME

main

; module name

PUBLIC

main

; make the main label vissible

; outside this module

ORG

0FFFEh

DC16

init

; set reset vector to 'init' label

RSEG

CSTACK

; pre-declaration of segment

RSEG

CODE

; place program in 'CODE' segment

init: MOV

#SFE(CSTACK),SP

; set up stack

main: NOP

; main program

MOV.W

#WDTPW+WDTHOLD,&WDTCTL

; Stop watchdog timer

JMP $

; jump to current location '$'

; (endless loop)

END

Листинг 1

Вначале указан заголовочный файл msp430.h, который содержит необхо-

димые определения констант. Константам в заголовочном файле соответствуют

мнемонические обозначения адресов отображённых на память регистров ЦПЭ,

регистров устройств ввода/вывода отдельных битов и битовых полей в регист-

рах ЦПЭ и УВВ. Введены также мнемонические обозначения адресов векторов

прерывания.

Затем объявляется модуль main как доступный (PUBLIC) для других мо-

дулей. Делается указание компилятору установить адрес 0FFFEh (директива

ORG 0FFFEh), соответствующий вектору прерывания при «сбросе» системы

(RESET_VECTOR), с последующим размещением на этом месте точки входа

init в процедуру инициализации (директива DC16 init).

Далее объявляется, что необходимо выделить память под стек (директива

RSEG CSTACK) с указание на то, что выделенный под стек сегмент памяти бу-

дет перемещаемым.

В перемещаемой области памяти предлагается разместить и сегмент кода

(директива RSEG CODE)

Программа инициализации микроконтроллера начинается с команды

MOV #SFE(CSTACK), SP установки указателя стека SP на последнюю ячейку

ранее выделенной области памяти с именем CSTACK, а основная программа - с

метки main, где находится команда NOP (No Operation). В регистре управления

сторожевым таймером WDTCTL устанавливаются биты WDTPW и WDTHOLD

(см. их определения в файле msp430.h). В результате сторожевой таймер от-

ключается (команда MOV.W #WDTPW+WDTHOLD,&WDTCTL). Возобновить

его работу можно в процессе исполнения пользовательской программы.

Заканчивается шаблон кода переходом на метку (команда JMP $), которая

является точкой входа в бесконечный цикл. Вместо него далее должна быть

размещена основная часть программного кода для микроконтроллера.

Среда программирования IAR Embedded Workbench, как и многие другие,

доступные для программирования микроконтроллеров, позволяет писать про-

граммы как на языке ассемблера, так и на более высоко организованных язы-

ках, например, C. В данной лабораторной работе будет использоваться язык ас-

семблера как наиболее прозрачный с точки зрения изучения архитектуры мик-

роконтроллера.

9. Контрольные вопросы

1. Для чего нужны микроконтроллеры?

2. Чем отличается контроллер MSP430 от микропроцессоров архитектуры x86?

3. Чем отличается контроллер MSP430 от настольного персонального компью-

тера?

4. Чем определяется максимальная тактовая частота контроллера? Какова она?

Сравните её с тактовой частотой современных процессоров для ПК, объяс-

ните причину такого различия.

5. Сравните систему команд MSP430 и современных процессоров для ПК. Ка-

кая из них богаче? Почему так сделано?

6. Какие периферийные устройства обычно размещают на одном чипе с микро-

контроллером? Для чего это делается?

7. Что делает команда ассемблера mov и с аргументами какого типа она может

работать?

8. Для чего микроконтроллеру нужны регистры? Какие регистры Вы знаете?

Кратко поясните их функции.

9. Объясните, как используются шина адреса (ША) и шина данных (ШД), когда

содержимое одной ячейки оперативной памяти пересылается в другую (на-

пример, при помощи команды mov)?

10.

Чему равны константы WDTHOLD и BIT0? Как можно узнать значение

любой константы из текста программы?

10. Задания

1. Ознакомьтесь с архитектурой микроконтроллера. Подготовьте ответы

на контрольные вопросы.

2. Получите у преподавателя необходимое для выполнения работы обору-

дование, подключите его к компьютеру.

3. Запустите IAR Embedded Workbench и создайте шаблонный проект со-

гласно рекомендациям параграфа 7. Объясните смысл появившихся на экране

инструкций ассемблера.

Список литературы

1. Семенов Б.Ю. Микроконтроллеры MSP430. Первое знакомство, М.: Изд-во

«Солон-пресс», 2006, 120 с.

2. Шкелёв Е.И. Электронные цифровые системы и микропроцессоры. Учебное

пособие. //Н.Новгород: Изд.ННГУ, 2004, 152 с.

3. Цифровые процессоры обработки сигналов. Справочник. // Под редакцией

А.Г. Остапенко. - М.: Радио и связь, 1994.

4. Электронная

версия

руководства

пользователя

(оригинал)

http://www.ti.com/lit/ug/slau144j/slau144j.pdf

5. Семейство микроконтроллеров MSP430x2xx: Архитектура. Программиро-

вание. Разработка приложений. М.:"Додека XXI". 2010.

6. Электронный учебный курс по MSP 430 //

http://we.easyelectronics.ru/blog/msp430

МИКРОКОНТРОЛЛЕРЫ СЕРИИ SP430 (практикум) - 2015 год