Техническая диагностика средств вычислительной техники ГОУ СПО Астраханский колледж вычислительной техники М.В. Васильев преподаватель специальных дисциплин Астраханского колледжа вычислительной техники. ТЕХНИЧЕСКАЯ ДИАГНОСТИКА СРЕДСТВ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ учебное пособие для преподавателей и студентов средних профессиональных учебных заведений по специальности 230101 «Вычислительные машины, комплексы системы и сети» Астрахань 2007 Настоящее учебное пособие посвящено вопросам диагностики неисправностей средств вычислительной техники. Предлагаемое пособие написано в соответствии с действующей программой курса «Техническая диагностика СВТ», в соответствии с Государственным образовательным стандартом среднего профессионального образования по специальности 2201 “Вычислительные машины, комплексы, системы и сети” от 8 февраля 2002 года и Дополнением к Государственному образовательному стандарту по специализации 2201.01 “Техническое обслуживание средств вычислительной техники” от 25 сентября 2003 года. Настоящее пособие содержит основные теоретические положения, касающиеся организации, архитектуры и особенностей технической диагностики персональных ЭВМ типа IBM PC/AT. В пособии приведены методики профессионального обслуживания аппаратно-программных вычислительных систем, организованных на базе персональных компьютеров и углубленной диагностики их неисправностей. Большое внимание уделено программным и аппаратным средствам диагностики неисправностей компонент аппаратно-программной системы, ее периферийных устройств и использованию сервисных средств диагностики. В нем приведены также характеристики встроенных тест-программ, основные симптомы неисправностей СВТ, сообщения об ошибках загрузки операционной системы, прогоне прикладных программ и т. д. Предлагаемое учебное пособие может быть использовано в качестве основного материала для лекционной работы преподавателей и учебного пособия для студентов средних учебных заведений по специальности 230101 «Вычислительные машины, комплексы, системы и сети», при изучении ими дисциплины «Техническая диагностика средств вычислительной техники». Введение Настоящий курс лекций по дисциплине «Техническая диагностика средств вычислительной техники» входит в модуль специализации 230101.51 «Техническое обслуживание средств вычислительной техники» и является, наряду с дисциплинами «Техническое обслуживание средств вычислительной техники» и «Системотехническое обслуживание аппаратно-программных систем и комплексов», профилирующей – для получения студентами ССУЗ квалификации Техник базового уровня подготовки по специальности 230101. Задачи курса: 1. Изучить структуру и архитектуру АПС типа РС. 2. Изучить основные средства функционального контроля и методы диагностики АПС. 3. Научиться проводить классификацию неисправностей по степени их жесткости и связи с компонентами ВС. 4. Изучить основные симптомы неисправностей АПС, возникающих при включении РС, загрузке ОС и прогоне прикладных программ. 5. Изучить симптомы аппаратных неисправностей системной платы, консоли и некоторых других периферийных устройств РС. Содержание курса: 1. Для связи симптомов неисправностей с узлами и компонентами ПЭВМ следует хорошо разбираться в архитектуре, структуре ПЭВМ, для чего предназначен первый раздел курса, в котором рассматривается обобщенная блок-схема РС, архитектура микропроцессора, разновидности микропроцессоров, их структурная схема и функциональные сигналы управления. Для примера подробно рассматривается микропроцессор i386, как типичный представитель микропроцессоров четвертого поколения, использующихся в РС/АТ, начиная с IBM РС 386, и до современных моделей типа Pentium. 2. Для проведения углубленной диагностики неисправностей РС требуются достаточно глубокие знания по особенностям архитектуры как самого CPU, так и средств его системной поддержки. Поэтому здесь рассмотрено взаимодействие CPU с контроллером его системной поддержки, поддержки системной шины, а также с контроллерами и адаптерами ОЗУ, кэш-памяти, системной шины, устройств внешней памяти и ввода-вывода оперативной информации. 3. Далее рассматриваются основные методы диагностики основных периферийных устройств ПК – устройств консоли, внешней памяти, средств коммуникации компьютера, вывода аудиоинформации. 4. Во втором разделе настоящего пособия изучаются приемы разборки и сборки РС, аппаратный и программный аспекты диагностики АПС, стандартная и специальная КИА, используемая при аппаратном способе локализации неисправностей в РС, а также программные средства диагностики неисправностей РС. 5. Третий раздел пособия содержит достаточно подробные сведения о приемах автономного и комплексного методов функционального контроля АПС, АПК и их периферийного оборудования. Раздел 1 Архитектура и структура ПЭВМ IBM PC и их клонов Особенности контроля и диагностики микроЭВМ. Персональный компьютер, как известно, относится к типу микро-ЭВМ, т. е. ЭВМ, используемых микропроцессорные структуры. Микро-ЭВМ, в отличие от других типов вычислительных устройств, имеет свои достоинства и недостатки в плане диагностики их неисправностей. Поиск неисправностей в микроЭВМ осложнен целым рядом причин, наиболее важными из которых представляются следующие: 1) высокая сложность СБИС. Обычный однокристальный микропроцессор имеет около 200 внутренних запоминающих элементов (информационных, управляющих регистров и триггеров) и, соответственно, 2200 возможных состояний, поэтому полный контроль микропроцессорных СБИС практически невозможен и отдельные неисправности, вызванные взаимным влиянием отдельных элементов СБИС, могут проявляться в виде редких нерегулярных сбоев; 2) малое число контрольных точек схемы (выводов ИМС) приводит к тому, что подача тестирующих воздействий на нужные точки схемы и контроль их состояния носит косвенный характер. Доступ к внутренним элементам СБИС возможен только под микропрограммным управлением, т. е. генерация тестовых последовательностей возможна, в основном, только средствами микропрограммного управления самого микропроцессора или микроконтроллера; 3) неразделимость аппаратных и программных средств управления микропроцессорной системы. Часто провести четкую границу между аппаратными и программными средствами микропроцессорной системы нельзя, так как в большинстве микропроцессоров ПЗУ микропрограмм выполнено на самом кристалле СБИС микропроцессора; 4) сложность и неразделимость аппаратных средств микроЭВМ. Микропроцессорную систему часто невозможно разделить на отдельные функциональные узлы (ТЭЗ, как в больших ЭВМ), потому что часто вся микро-ЭВМ, или, по крайней мере, ее системная плата, исполняются в виде одного конструктивно законченного узла. Во-вторых, часто в одной СБИС, например, контроллере системной поддержки микропроцессора, совмещены различные функции: управление и выполнение арифметических процедур, запрограммированная конфигурация, выполнение функций ввода-вывода и т. д., и наоборот – одна функция может реализовываться по частям в разных СБИС и т. п. Так что диагностика неисправностей микро-ЭВМ требует высокой квалификации обслуживающего персонала; 5) необходимость одновременного контроля состояния шин. Микропрограммный характер генерации тестовых воздействий требует наблюдения и регистрации всех сигналов шин на больших временных интервалах , чтобы можно было зафиксировать редкие и однократные события. Эти события идентифицируются заданными комбинациями сигналов на шинах адреса, управления, данных, и даже заданной последовательностью таких комбинаций. Например, регистрация первичной ошибки только в n -м такте операции умножения с плавающей точкой, только с определенными операндами, да еще и на фоне обмена данными с принтером. Подобную регистрацию можно провести только на специальной нестандартной КИА – анализаторе логических состояний; 6) высокое быстродействие. Тактовая частота современных микропроцессоров достигает сотен МГц и даже ГГц, так что разрешающая способность стандартной и нестандартной КИА должна быть не ниже тысяч МГц, но такая аппаратура очень сложна, дорога и редка; 7) шинная организация микропроцессорной системы часто требует использования тристабильных элементов (с Z-состоянием) с подключением в одну точку многих передатчиков и источников сигналов, что приводит к трудностям определения источника искажения информации в магистрали; 8) мультиплексирумость шин микропроцессорной системы, вызываемая необходимостью сокращения числа выводов СБИС, приводит к временному разделению одной и той же шины между младшей и старшей частями адреса, адресом и данными, данными и сигналами управления и т. п. Это требует дополнительной идентификации характера информации на шине и сильно усложняет диагностику магистралей. Но, наряду с вышеуказанными сложностями, микропроцессорные системы имеют и ряд преимуществ при диагностике неисправностей в них: 1) стандартная форма электрических сигналов. Важной особенностью всех цифровых, дискретных устройств, реализованных на стандартных наборах БИС, является стандартное представление информации электрическими сигналами одинаковой амплитуды (логические нуль и единица представляются сигналами нулевого уровня и/или сигналами уровня амплитудой порядка +5 вольт). В этом случае, прибегать к измерениям аналоговых величин (амплитуды, длительности фронтов), приходится только в блоках ЦАП и АЦП, или при подозрении на выход из строя одной из компонент схемы. Эта стандартность дает возможность разрабатывать КИА со средствами стандартного подключения к контролируемым точкам системы, что снижает стоимость такой КИА и, в большой степени, сокращает вероятность ошибок оператора. Примером такой КИА могут быть логические пробники и измерительные клипсы, одеваемые прямо на выводы исследуемых ИМС; 2) способность к самоконтролю. Как только отлажена схема синхронизации микропроцессорной системы и начал работать контур микропрограммного управления, появляется возможность использовать сам микропроцессор системы для сбора и обработки информации о состоянии элементов самой микропроцессорной системы. Исполнение таких тестовых программ, как циклические пересылки унитарных кодов, подсчет контрольных сумм содержимого ROM BIOS, КМОП-памяти, контроль ОЗУ, запись-чтение тестирующей информации в порты ввода-вывода и т. п., позволяет определить характер неисправности, а иногда и точно указать ее место. Мощным средством в этом отношении являются микропрограммные тесты, которые составляются с использованием так называемого “способа раскрутки”, когда, опираясь на уже проверенное ядро тестируемой системы, можно постепенно и очень подробно протестировать все более дальние от ядра узлы схемы и, по словарям неисправностей, достаточно точно определить место возникновения неисправности. При этом основная тяжесть диагностики переносится с "изобретения" диагностирующим персоналом контрольных процедур с использованием КИА, на разработку диагностических микропрограмм. Эта работа требует доскональных знаний аппаратной реализации ЭВМ и под силу только ее разработчикам, которые и составляют эти проверочные и диагностирующие микропрограммы и наборы микропрограммных тестов. Основной или, во всяком случае, функциональной составляющей большинства вычислительных систем и вычислительных комплексов часто является компьютер, первоначально, при разработке, ориентированный на персонального пользователя и, в силу хорошо продуманной организации, способный решать и другие, системные задачи. Следует только иметь в виду, что это все-таки персональная машина (ПЭВМ), обладающая рядом недостатков: - плохо развитая коммуникативность: малы возможности развития подсистем ввода-вывода, очень трудно и неэффективно подключать к РС несколько десятков внешних устройств; - не всегда достаточны скорости передачи данных, без участия центрального микропроцессора; - недостаточен объем специальной высокоскоростной мультиплексной памяти; - сложно, а порой и невозможно, обеспечить параллельную работу периферийного оборудования в режиме совмещения; - трудно решается проблема многопользовательской работы (многозадачный режим), в силу слабо развитой системы прерываний и обслуживания каналов ввода-вывода; - неэффективное использование собственно вычислительных возможностей центрального процессора. При работах по вводу-выводу он практически простаивает, что ведет к плохому использованию ресурсов ВС. Так, ввод-вывод реализует всего 5-10% заложенных в РС возможностей по скоростям его работы, а в CPU и того меньше – 2-5%. Хорошим выходом из этого положения может быть особая RISC-структура CPU и применение специальной каналообразующей аппаратуры (процессоров каналов связи). Но это будет уже совсем не персональный компьютер, а, скорее, система типа IBM-370, 380, 390, ЕС ЭВМ, PDP и т. п. Однако, в силу ряда не вполне объективных причин, их применение у нас в стране сильно ограничено. Зарубежные фирмы подобные системы нам поставляют весьма неохотно, нет и литературы по их применению. Так что нам приходится использовать, для систем не очень высокого класса, именно РС. Так что мы вынуждены изучать эксплуатацию, техническое обслуживание и ремонт именно РС. Изучать мы будем компьютер именно типа IBM PC/AT потому, что все современные модели РС, вплоть до самых последних, в большой мере интерпретируют структуру и архитектуру РС/АТ. С другой стороны, все поздние модели РС, начиная с 386 и до "Pentium-4" – это технологические усовершенствования РС/АТ: увеличение разрядности, объемов ОЗУ, объемов ВЗУ, повышение быстродействия компонент, в первую очередь, CPU и системной шины, и архитектура последних моделей РС практически не отличается от РС/АТ. Плюс к тому, быстро развивающаяся технология СБИС позволяет совместить в одном кристалле много функций разных узлов обрамления CPU – объединить CPU и FPU в одной ИМС (486, "Pentium"), и собственно структура центрального вычислителя при этом не видна. Нам же нужно хорошо представлять себе все узлы, как вычислителя, так и его обрамления, а это лучше всего видно на примере РС/АТ. 1.1 Блок-схема ЭВМ по фон-Нейману и ее реализация в ПК Блок схема любого компьютера состоит из пяти частей (рисунок 1.1): ┌ ─ ─ ─ ─ ─ ─ ─┐ ЦПУ┌───────┐ │ │ УУ │ │ └───┬───┘ ┌──────┐ │ ┌────┴────┐ │ ┌────────┐ │ Увв ├───>│ АЛУ │ ────>│ Увыв │ └──────┘ │ └────┬────┘ │ └────────┘ └─ ─ ─ ─│─ ─ ─ ┘ ┌────┴────┐ │ ЗУ │ └─────────┘ Рисунок 1.1. Обобщенная блок-схема ЭВМ. Две части: АЛУ и УУ составляют центральное процессорное устройство (в РС – CPU – микропроцессор). АЛУ (арифметико=дигическое устройствр) предназначено для выполнения арифметических и логических процедур программы вычислений. УУ (устройство управления) выполняет функции управления устройством АЛУ, оперативной памятью и синхронизирует работу всех составных частей вычислительной системы (в РС УУ встраивается в CPU). Устройство управления вычислительной системой может быть выполнено на жесткой логике, или использовать микропрограммный способ управления. Как известно, управление вычислительным устройством осуществляется аппаратно с помощью фиксированных для каждой вычислительной системы специальных сигналов, называемых элементарными операциями . При выполнении УУ с жесткой логикой , выработка нужных последовательностей элементарных операций производится с помощью дешифратора кода операций и распределителя синхронизирующих импульсов (РСИ). При этом аппаратная реализация такого УУ получается очень сложной и громоздкой. Это связано с тем, что дешифратор кода операций должен иметь столько выходов, сколько разных команд имеется в системе машинных (ассемблерных) команд данной вычислительной системы, и каждый из выходов такого дешифратора должен иметь свой собственный РСИ. Кроме того, такое УУ совершенно негибко в части внесения каких-либо изменений в систему команд (потому-то она и называется жесткой), т. к. в этом случае потребуются аппаратные изменения, как в дешифраторе команд, так и в системе РСИ. Но, тем не менее, реализованное на жесткой логике управление является весьма быстродействующим и находит применение в специализированных вычислительных системах. Для упрощения аппаратной структуры устройства управления был разработан метод микропрограммного управления . Суть его состоит в том, что для каждой машинной операции разработана своя микропрограмма, состоящая из последовательности отдельных микрокоманд. Каждая из микрокоманд, в свою очередь, содержит либо непосредственно набор элементарных операций (микроопераций), которые необходимы для выполнения данного шага микропрограммы и могут быть выполнены одновременно, либо только коды элементарных операций, которые должны быть одновременно выполнены в данной микрокоманде. В последнем случае, коды элементарных операций тоже расшифровываются, но очень простыми дешифраторами, так что структура микрокоманды упрощается и становится похожей на структуру обычной машинной команды. Обобщенно структуру микрокоманды можно представить так: |КМкОп| – |Адр| где КМкОп – код микрооперации (принять, выдать данные, сбросить регистр и т. п.) Адр – адрес компоненты (регистра, формирователя, сумматора и т. д.), для которой должна быть выполнена данная микрооперация. Последовательность микрокоманд (с учетом условий их выполнения, переходов в микропрограмме, подобно машинным, ассемблерным командам) и составляет конкретную микропрограмму. Вся система микропрограмм обычно хранится в ПЗУ микропроцессора, но иногда и в ОЗУ микропроцессора. Последнее требует перед началом работы загрузить ОЗУ микропрограмм, но такой прием позволяет, загрузив другую систему микропрограмм, работать в другой ассемблерной системе команд. Каждая из микропрограмм вызывается на исполнение по коду операции исполняемой ассемблерной команды, так что последовательность выполняемых микропрограмм однозначно определяется последовательностью ассемблерных команд выполняемой в данный момент программы. Увв (устройство ввода) и Увыв (устройство вывода) в ПК составляют подсистему ввода-вывода. Увв – для ввода исполняемых программ, оперативных настроек операционной системы, прикладных программ, исходных данных для вычислений и команд оперативного управления вычислительным процессом. Увыв – для вывода оперативной информации, результатов вычислений (на дисплей, печатающие устройства, удаленные терминалы, абонентам сетей и т. д.), различных программных файлов, данных для резервного хранения и т. п. ЗУ (запоминающее устройство) включает в себя ОЗУ и ПЗУ (RAM и ROM BIOS). ОЗУ (оперативное запоминающее устройство) предназначается для хранения рабочей программы в процессе вычислений, а также для оперативного хранения исходных данных, промежуточных и конечных результатов вычислений до завершения выполняемой программы. Если в качестве автоматического вычислительного устройства иметь в виду конкретно компьютер , то в ОЗУ компьютера хранятся, при его работе, еще и операционная система, программы-драйверы управления периферийными устройствами и ряд других служебных программ и оперативных настроек системы. В ПЗУ (постоянное запоминающее устройство) ROMBIOSперсонального компьютера хранятся, в основном, служебные программы-драйверы, необходимые, по крайней мере, для загрузки операционной системы. ПЗУ нужно потому, что ОЗУ, выполняемое обычно на динамических полупроводниковых элементах памяти, при выключении питании компьютера теряет всю информацию. Система ввода-вывода в компьютерах, в свою очередь, распадается на подсистемы: консоли (KBD и видеоподсистема), дисковую подсистему, коммуникационные COM- и LPT-порты и т. д. Несколько слов о консоли. Видеомонитор и клавиатура по традиции, берущей начало от системы IBM-360 и ЕС ЭВМ, принято называть консолью ЭВМ или ПЭВМ. Это уже давно устоявшееся название используется и сейчас. Так, в ROMBIOSPCDOS есть драйвер CON (Console) – системный драйвер клавиатуры и дисплея. Конструктивно подсистемы видео, дисковая, коммуникации, периферийных устройств и клавиатура, в большинстве случаев, располагаются не на системной плате и соединяются с ней посредством системной шины через разъемы – слоты расширения. Именно это и позволяет аппаратно реконфигурировать систему, подключая, при необходимости, к слотам расширения системной шины разные виды контроллеров, адаптеров, а к ним – и нужные устройства ввода-вывода. Впрочем, отдельные типы РС, такие как LapTop, Note-Book имеют встроенные видеосистему, клавиатуру, дисковую систему, а некоторые из моделей и DeskTop, выполняющиеся по принципу BabyBoard, имеют непосредственно на системной плате многие из контроллеров ВУ и ПУ и даже НЖМД. Это ухудшает способность РС к реконфигурированию, но снижает себестоимость и, соответственно, цену РС. Контрольные вопросы. 1. Каково назначение АЛУ? 2. Каково назначение блока УУ? 3. Где, по фон-Нейману, должна находиться программа для автоматического выполнения вычислений? 4. Для чего предназначены блоки Увв и Увыв? 5. Как может быть реализован блок УУ? 6. Какие пять основных частей составляют компьютер? 7. Какие основные функции возложены на CPU? 8. Какое конструктивное решение позволяет легко реконфигурировать РС? 9. Что понимается под аппаратной конфигурацией и реконфигурацией компьютера? 10. Какие устройства входят в понятие консоли ЭВМ и ПЭВМ? 1.2 Структурная схема PC / AT Типичная структурная схема РС/АТ в развернутом виде представлена на рисунке 1.2. Центральным устройством, осуществляющим все вычислительные функции, функции управления и синхронизации работы всех подсистем РС, является CPU, содержащий АЛУ, регистровую память, дешифратор команд, микропрограммное устройство управления и, в последних версиях CPU “Pentium”, буферную (кэш) память. ┌──┬──────────┐ ┌─────┐ ┌────┐ │ │ controllers PS │─> │ GCLK │─> ┌ ─ ─ ─ ┐ │ │ ┌───┐ │ ┌──────┐ └─────┘ └────┘ FPU │ S │<─┤ CGA │────>│ MON - C │ │ ┌───┴──┐ │ L │ └───┘ │ └──────┘ └ ─ │ CPU │ SB │ O │ ┌───┐ │ ┌──────┐ │ │<─┬────>│ T │<─┤ MDA │────>│ MON - M │ ┌────────┐ └─┬────┘ │ │ S │ └───┘ │ └──────┘ │ DRAM │───────│ LB │ │ │ ┌───┐ │ ─────┐ └────────┘ ┌────┴────┐ │ │ │<─┤ COM ├────>/ Mouse │ │ ROM BIOS │ │ │ │ └───┘ │ └──────┘ ┌─────┐ └─────────┘ │ │ │ ┌───┐ │ ┌──── ┌─────┐ │ contr │ │ │ │<─┤ LPT ├────>│ PRN \ │ KBD │<──>│ KBD │<──────────────┘ │ │ └───┘ │ └─────┘ └─────┘ └─────┘ │ │ │ ┌────┐ │ │ ┌──>│ CD │ │ │ ││ └────┘ │ │ ││ ┌────┐ │ │ ├──>│ PU │ │ │ ┌───┐ ││ └────┘ │ │<-│ APU │─>││ ┌────┐ │ │ └───┘ ├──>│ FDD │ │ │ ││ └────┘ │ │ ││ ┌────┐ │ │ └──>│ HDD │ └──┴──────────┘ └────┘ Рисунок 1.2. Блок-схема РС/АТ. Здесь PS (PowerSupply) – блок питания. GCLK – генератор тактовых импульсов. GCLK и PS изображены отдельно, так как их функции, сигналы и взаимосвязи с остальными блоками очевидны. FPU (FloatingPointUnit – устройство плавающей точки) – математический сопроцессор. FPU предназначается для выполнения операций с плавающей точкой и вычислений: тригонометрических функций, логарифмов и т. п. DRAM и ROM BIOS – оперативная и постоянная память компьютера, соответственно. contr KBD (Controller KeyBoard) – контроллерклавиатуры. Изображенный на блок-схеме контроллер клавиатуры в слот расширения не вставляется, а смонтирован непосредственно на системной плате, но связан все-таки непосредственно с системной шиной (SB), из которой и образованы щелевыми разъемами слоты расширения системной шины. В слоты расширения (Slots) вставляются дочерние карты-контроллеры внешних устройств: мониторов (CGA, MDA), манипуляторов (COM), принтеров (LPT) или адаптеры других периферийных устройств (APU) – жестких дисков, дисководов и т. д. К этим картам и подключаются соответствующие внешние устройства. Например, мониторы цветной (MON-C), монохромный (MON-M), манипулятор (Mouse), принтер (PRN), дисковод компакт-дисков (CD), накопители на гибких (FDD) и жестких (HDD) дисках и другие периферийные устройства (PU), входящие в данную аппаратную конфигурацию рабочей (компьютера). 1.3 Конструкция и аппаратный состав IBM PC Базовый комплект персонального компьютера включает в себя три блока: - системный блок, - клавиатуру, - видеодисплей. По конструкции системные блоки (SU – SystemUnit) могут быть: - настольные (Desk Top), - напольные (Desk Size), - вертикальные (Tower), - переносные (Lap Top, Brief-Case-Size), - миниатюрные (Book-Size, Pocket, Hand-Held, Note-Book). Системный блок (SU) всегда содержит: - системную плату (SB – System Board), объединяющую вокруг локальной шины (LB) микропроцессора все электронные компоненты подсистем и периферийных устройств ввода-вывода, - импульсный блок питания (Power Supply), - устройства подсистемы внешних запоминающих устройств (ВЗУ), - систему принудительного охлаждения (вентиляции), - набор карт адаптеров УВВ (I/O Card Adapter), устанавливаемых в разъемах расширения системной шины, но в некоторых типах РС адаптеры УВВ могут быть установлены и прямо на SB. ПЭВМ на базе CPUi386 могут быть организованы по следующим архитектурным стандартам: Архитектура AT BUS (имеющаяидругоеобозначение: ISA – Industry Standard Architecture). AT BUS имеет большую армию производителей клонов IBMPC/AT, использующих, для индустрии ПЭВМ среднего класса, отлаженные технологические линии производства всех компонент ПЭВМ. Рынок ПЭВМ был быстро освоен копировщиками клонов, благодаря принципам модульности, унификации, открытости архитектуры, способности к модернизации и сравнительной дешевизне ПЭМВ, при хороших потребительских показателях подсистем оборудования. Данная архитектура предполагает, для развертывания подсистемы ввода-вывода, наличие на SB группы из трех типов разъемов, дополняющих друг друга. Первый из них – 62-контактный, практически полностью перенесенный из клона IBMXT. Второй разъем – 36-контактный, дополняющий первый по линиям адреса до 24, данных – до 16, в нем имеются также дополнительные линии подсистем ПДП и прерываний. Третий разъем не стандартизован. Он может быть представлен различными вариантами расширений до 32-битовых линий данных, при установке дополнительной памяти, либо спецификацией локальной шины VLBUS (предложена ассоциацией по стандартизации в области видео электроники VESA). Архитектура MCA (Micro Channel Architecture). Эта шина предназначается для высокопроизводительных высокоскоростных систем. Организация обмена по 32-битовой шине варьируется различными способами информационного обмена, наиболее скоростной из которых – пакетный. Система имеет большой резерв для усовершенствования, и нашла применение в технологических линиях производства PS/2 и PowerStationServer, фирмы IBM. Наряду с многочисленными достоинствами архитектуры, в МСА имеется ряд существенных недостатков. Например, далеко не все типы карт расширения для подключения УВВ можно установить в разъемы МСА, логический и физический интерфейс не совместимы с архитектурой ISA, и ряд других ограничений. Архитектура EISA (Extended ISA). Это усовершенствованная шина АТ BUS. Группа основных производителей клона IBMPC (кроме фирмы IBM), с целью создания шины, конкурентоспособной шине МСА, разработала свою архитектуру шины – EISA. Эта шина, в отличие от MCA, совместима с ATBUS и, вместе с тем, тоже способна работать в высокоскоростных мультипроцессорных системах. Многократные тестирования, проведенные независимыми экспертами, в итоге не позволили выявить шину-лидера в споре МСА с EISA, но отечественные пользователи предпочитают последнюю. Впрочем, в современных моделях ПЭВМ используются, наравне с шиной EISA, и более новые стандарты шин, такие как PCI и USB. В большинстве системных плат современных РС все же оставляют 2-3 разъема с архитектурой EISA, для возможности подключения карт адаптеров старых моделей. Контрольные вопросы. 1. Какие блоки обязательно входят в минимальный базовый комплект РС? 2. Как различаются РС по конструктивному исполнению? 3. Какие функциональные устройства должен содержать системный блок? 4. По каким архитектурным стандартам может быть организована ПЭВМ на базе CPUi386? 5. В чем достоинства и недостатки архитектуры ISA? 6. Почему архитектура МСА не получила широкого применения? 7. Какие преимущества имеет архитектура EISA? 1.4 Системная плата PC - i 386 DX Для углубленной диагностики неисправностей микро-ЭВМ, к которым относятся все ПЭВМ, следует хорошо представлять себе не только структуру, но и логику построения и работы всех узлов и блоков, входящих в вычислительную систему на базе ПЭВМ. Системная плата типичного компьютера содержит основные, несменные компоненты , не участвующие в аппаратном реконфигурировании РС: - центральный микропроцессор (CPU), - математический сопроцессор (FPU), - оперативную память (DRAM) и ее буфер – кэш-память, - контроллер DRAM, - ROM BIOS, - контроллер прямого доступа в память (DMA), - СБИС системной поддержки CPU (Chip Set), - системную шину (SB), представленную слотами расширения, - контроллеры системной шины, буферы, шинные формирователи, - систему локальной шины для связи CPU с FPU, DRAM, ROM, - полупостоянную память небольшого объема (CMOS-память) для хранения текущей аппаратной конфигурации РС. Вышеназванные контроллеры, буферы и формирователи на системной плате современных компьютеров выполняются в виде наборов из нескольких СБИС. Каждый такой набор носит название чип-сета (ChipSet). Чип-сеты разных производителей могут содержать разное количество СБИС и различное содержание каждой из СБИС, но общий состав всех контроллеров, буферов и формирователей остается практически неизменным, хотя и достаточно жестко привязанным к конкретному типу микропроцессора. Рассматриваемая здесь для примера структурная схема РС386 реализована набором чипов VLSI (VeryLargeScallIntegration), составляющим чип-сет группы 8230 и включает в себя наборы модулей: 82С206 – интегрированный периферийный контроллер, 82С301 – системный контроллер, 82С302 – контроллер оперативной памяти, 82А303, 82А304 – буферы старшей и младшей частей адресов, 82В305 – контроллеры шины данных, 82А306 – буфер управляющих сигналов. Встречается много разных наборов (чип-сетов), например группы, 81310, 8281 и т. д., имеющих другой состав, но в целом выполняющих те же самые процедуры обменов. 1.4.1 Структурная схема системной платы РС i 386 DX Системная плата i386DX, структурная схема котоой приведена на рисунке 1.3,имеет следующие особенности: 1) применяется модернизированный ISA-интерфейс, включающий в себя дополнительный разъем для организации доступа в подсистему DRAM по 32-битовой шине данных; 2) управление обменом выполняется CPU i386 в режиме pipelined mode – конвейеризации адресов в 32-битовом формате; 3) аппаратно-программные средства обеспечивают доступ к DRAM в режиме Interleaving Organization – чередование банков памяти; 4) допускается страничный, по 2 Кбайт, режим (Page Mode) работы ОЗУ; 5) для повышения гибкости работы системы, в ряде контроллеров дополнительно программируются регистры конфигурации портов ввода-вывода; 6) ПЗУ базовой системы ввода-вывода ROM BIOS, объемом 64 Кбайт, включает в себя программу Extended CMOS SetUp или New SetUp, из которой и загружаются вышеуказанные порты регистров конфигурации, в результате чего, по желанию пользователя, могут быть изменены параметры теневой ОЗУ (Shadow RAM), отменена проверка паритета DRAM (Рarity Check DRAM), обеспечивается независимое программирование рабочей скорости CPU, DMA, системной шины, задержки в управлении памятью и устройствами ввода-вывода; 7) в составе клона IBM PC\AT, для периферийного оборудования может быть установлен менеджер режимов питания, позволяющий переводить модули обрамления в экономичный режим энергопотребления, если ВС находится в режиме простоя (Ti-Idle). Сам менеджер имеет автономную систему питания и организован на чипе i82347 ┌─ ─ ─ ─ ─┐ Local Bus System Memory Bus IO Channel Bus D A MD MA SD SA WTL 3167 \│ \│ ctrl │ ABF │ \│ \│ \│ \│ │ ┌─────┴──┐ │ │ ─────>│ │──────│─>│ │ │ FPU │ CPU │────│─>│<──────>│ 82 A 303 │<─────│──│─────────────────│─>│ └─ ─┤ │ │ │ │ 82 A 304 │<───┐ │ │ │ │ │ │<──>│ │ └────────┘ │ │ │ │ │ │ 80386 │ │ │ ┌────────┐ │ │ │ │ │ └────┬───┘ │ │ ctrl │ DBF │ │ │ │ │ │ │ │ │ ─────>│ │<────>│ │ RD [15/00] │ │ │ │<─│───────>│ 82 A 305 │<─────│──│─┬─>┌───────┐ │ │ ┌────┴───┐ │ │ │ │ │ │ │ │ │ I / O BUS │ │ │ │ │ │ │ └────────┘ │ │ │ │ │ │<──>│ │ │ SC │ │ │ ┌────────┐ │ │ │ │ │74 S 245 │ │ │ │ │ │ │ ctrl │ MC │ │ │ │ │ └───────┘ │ │ │ 82 C 301 │ │ │ <─────┤ │<──┐│ │ │ │ │ │ └───┬┬───┘ │ ├───────>│ 82 A 302 │<─────│─>│ │ ┌───────┐ │ │ ││ │ │ │ │ ││ └──┤ ROM │<───│──┤ ││ │ │ └───┬────┘ ││ │ BIOS │ │ │ \/ ┌───┴────┐ ││ └───────┘ │ │ CONTROL │ BFS │ ││ ┌───────┐ │ │ XD [07/00] └───┬────┘ ││ ┌─┤ AT │<───│─>│ XA [01/00] │ ││ │ │ Add On │<──>│ │ │ ││ │ │Boards│ │ │ Peripheral ┌───┴────┐ ││ │ └─────┬─┘ │ │ Bus │ DRAM │ ││ └───────┘ │ │ XD XA └────────┘ ││ │ │ │<──│───────────────────────────┘│ │ │ │ │<───────────────────────────┘ │ │ 8 │ │ 8(24) ┌───────┐ │ │ \│ │/ │ I / O BUS │ │ │ │<──│───────────────────>│74 S 245 │<────────────────────>│ │ │ │ ┌────────┐ └───────┘ │<──│───────>│ IPC │ │<──│───────>│ 82 C 206 │ │ │ └────────┘ ┌────────┐ │<──│─────────────────────────────────>│ KBDC │ │ │<────────────────────────────────>│ 8042 │└────────┘ Рисунок 1.3. Структурная схема системной платы РС386. На приведенной схеме использованы следующие обозначения: CPU – центральный процессор, FPU – математический сопроцессор, SC – System Control - системный контроллер, ABF – Addres Buffers – буферы адреса (303 – старшей, 304 – младшей) частей адреса, DBF – Data Buffer – буферданных, МС – Memory Controller – контроллерОЗУ, BFS – Buffers – буферыпамяти (КЭШ), DRAM – ОЗУ, I/O Bus – приемопередатчики шин, ROM BIOS – системное ПЗУ, АТ – адаптеры и контроллеры расширения системной шины, IPC – Integrated Peripheral Controller – интегральныйконтроллерпериферии, KBDC – Keyboard Controller – контроллерклавиатуры. 1.4.2 Архитектура шин чип-сета группы 8230 Системная плата IBM PC386 с набором чип-сета 8230, изображенная на рисунке 1.3, имеет следующую систему шин: 1. 32-битовая локальная шина адреса LokalBusА[31/02] связывает: - CPU 80386, - FPU 80387 или WEITEK WTL3167, если имеется его розетка, - буферы адреса 82A303 и 82A304, - контроллер DRAM 82A302; 2. 24-битовая системная шина адреса IOChannelBusSA[23/00] формируется буферами адреса 82A303, 82A304 и используется в подсистеме ввода-вывода для карт расширения УВВ; 3. 24-битовая шина расширения адреса PeripherialBusXA[23/00] формируется буферами адреса 82A303, 82A304 и используется контроллером IPS 82C206 также для доступа к ROM BIOS, а часть адреса XA[01/00] – и для доступа к портам модулей системной поддержки; 4. 10-битовая шина адреса DRAM MA[09/00] – мультиплексируемая шина для передачи адреса из контроллера MC 82A302 в DRAM для доступа к ячейкам DRAM; 5. 32-битовая локальная шина данных LocalBusD[31/00] – двунаправленная шина с Z-состоянием, подключена к нагрузочным сопротивлениям 32х10 КОм и коммутирована к сопроцессору и буферам данных DBF 82A305. Локальные шины A[31/02], D[31/00] и XA[01/00] могут быть организованы в подсистему расширения локальной шины VESA, для использования в системе скоростных 32-битовых УВВ, минуя арбитраж. 6. 16-битовая системная шина данных IOChannelBusSD[15/00] формируется на буферах данных DBF 82A305 и двунаправленных шинных формирователях IO BUS типа 74S245. 7. Для доступа к ROM BIOS используется локальная шина RD[15/00], преобразование которой в шину IOCannelBusSD[15/00] производит второй шинный формирователь IO BUS 74S245. Системные шины доступны, если управляющая ПЛИС PAL16L8 (системный контроллер SC 82C301) декодировала одну из комбинаций управляющих сигналов, предназначенных для доступа к картам УВВ. 8. 32-битовая шина данных DRAM SystemMemoryBusMD[31/00] связывает DRAM и буфер данных DBF 82A305. Полная ширина линий MD[31/00] выведена и на специальный разъем расширения DRAM. 9. 8-битовая шина расширения данных PeripherialBusXD[07/00] предназначена для доступа к информации периферийных портов обрамления УВВ, расположенных в контроллерах SC 82A301, MC 82A302, IPC 82C206. Для организации доступа к 8-битовым устройствам через 16-битовую магистраль IOCannelBusSD[15/00], используются два цикла обмена, в течение которых на PeripherialBusXD[07/00], через буфер I/O BUS 74S245, посылается от/к УВВ по одному байту. В слотах УВВ имеются разъемы для набора сигналов группы интерфейсов XT/AT-BUS. Контрольные вопросы. 1. Что связывает локальная шина микропроцессора? 2. Какую разрядность имеют локальная и системная шины данных? 3. Какую разрядность имеет локальная адресная шина микропроцессора? 4. К какому объему адресного пространства может иметь прямой доступ CPUi386? 5. Сколько байт может быть передано одновременно по системной шине ISA? 6. Сколько байт информации может быть передано одновременно в/из DRAM? 7. В чем особенность адресной шины DRAM? 8. Сколько портов ввода-вывода можно адресовать через системную шину адреса? 1.4.3 Микропроцессор 1.4.3.1) Архитектура и типы микропроцессоров Архитектура, т. е. логическая организация микропроцессора, однозначно определяет свойства, особенности и возможности построения вычислительной системы на базе данного микропроцессора. Современные микропроцессоры, при всем разнообразии их типов, моделей и производителей, имеют одну из трех типов архитектуры: CISC, RISC и MISC (это относится к микропроцессорам универсального, а не специального применения). Архитектура CISC (Complex Instruction Set Computer) – командо-комплексная система управления компьютером. Отличается повышенной гибкостью и расширенными возможностями РС, выполненного на микропроцессоре, и характеризуется: 1) большим числом различных по длине и формату команд; 2) использованием различных систем адресации; 3) сложной кодировкой команд. Архитектура RISC (Reduced Instrucktion Set Computer) – командо-однородная система управления компьютером, имеет свои особенности: 1) использует систему команд упрощенного типа: все команды имеют одинаковый формат с простой кодировкой, обращение к памяти осуществляется командами загрузки (данных из ОЗУ в регистр микропроцессора) и записи (данных из регистра микропроцессора в память), остальные используемые команды – формата регистр-регистр; 2) при высоком быстродействии допускается более низкая тактовая частота и меньшая степень интеграции СБИС VLSI; 3) команда меньше нагружает ОЗУ; 4) отладка программ на RISC более сложна, чем на CISC; 5) с архитектурой CISC программно несовместима. Архитектура MISC (Multipurpose Instruction Set Computer) – многоцелевая командная система управления компьютером, сочетает в себе преимущества CISC и RISC. Элементная база состоит из отдельных частей (могут быть объединены в одном корпусе): основная часть (HOST – ведущая), архитектуры RISC CPU, а расширяемая часть – с подключением ПЗУ (ROM) микропрограммного управления. При этом вычислительная система приобретает свойства CISC: – основные команды работают на HOST, а команды расширения образуют адрес микропрограммы для своего выполнения. HOST выполняет команды за один такт, а расширение эквивалентно CPU со сложным набором команд (CISC). Наличие ПЗУ устраняет недостаток RISC, связанный с тем, что при компиляции с языка высокого уровня код операции (микропрограмма) уже дешифрирована и открыта для программиста. Типы микропроцессоров. Как известно, микропроцессоры бывают трех типов: - однокристальные микропроцессоры, - однокристальные микро-ЭВМ (All-In-Once – все в одном), - секционные микропроцессоры (bit-slise - частичное расслоение). 1) Однокристальные микропроцессоры характерны тем, что: - система команд фиксирована; - содержат основные элементы кристалла: АЛУ, дешифратор команд, узел микропрограммного управления, узел управления обменом; - не позволяют наращивать разрядность обрабатываемых слов каскадированием; - шины данных, адреса, управления – мультиплексируемы. 2) Однокристальные микро-ЭВМ (ОМЭВМ) отличаются тем, что: - кроме микропроцессора, кристалл включает в себя обрамление: ГТИ, контроллер прерываний, порты, таймер, ОЗУ, буфер команд; - их применение очень просто (например, контроллер KBD в РС): - вследствие низкой тактовой частоты, производительность ОМЭВМ невелика, но они и не предназначаются для высокоскоростных операций. 3) Секционные микропроцессоры характерны тем, что: - допускают наращивание разрядности объединением одноименных линий нескольких чипов одинакового назначения; - дезинтегрированы на отдельные компоненты АЛУ и ИМС обрамления; - позволяют наращивать разрядность шин данных, адреса, АЛУ и объем подключаемой оперативной памяти: - могут работать в разных системах команд, в соответствии с прошивкой микропрограмм. Персональные компьютеры, в подавляющем большинстве выполняются на однокристальных микропроцессорах. Одни их первых, разработанные фирмой IBM, выполнялись на микропроцессорах i8088, позже – на 8086. Первый АТ-компьютер был выполнен с использованием микропроцессора i80286, после разработки фирмой Intel микропроцессоров i80386 и i80486, выпускались компьютеры типа РС-386 двух модификаций, позже PC-486 в трех модификациях. Дальнейшее развитие персональных компьютеров стало возможным после разработки и выпуска нового семейства микропроцессоров типа Pentium. Сравнительные характеристики микропроцессоров семейства 80х86 и Pentium приведены в таблице 1.1. Таблица 1.1. Сравнительные характеристики однокристальных CPU семейства 80х86. Тип микропроцессора Количество выводов F такт МГц Разрядность адр / дн Быстродействие mips Скорость обмена МВ/сек Транзисторов в одном кристалле 103 8086 40 10 20/16 0,33 1,4 29 8088 40 10 20/8 0,33 0,7 29 80286 68 25 24/16 1,2 8,0 134 80386DX 132 40 32/32 6,0 66,0 275 80386SX 100 33 24/16 4,5 30,0 275 80486DX 168 50 32/32 20,0 106 1200 80486SX 168 33 32/32 16,5 - 1185 80486DX2 168 50/66 32/32 54 - 1300 Pentium 273 и более >100 32/64 >112 >528 3100 и более Контрольные вопросы. 1. В чем состоят особенности архитектуры CISC микропроцессора? 2. В чем достоинства и недостатки архитектуры RISC? 3. Какая архитектура микропроцессора свободна от недостатков CISC и RISC? 4. Как работает система с архитектурой MISC? 5. В чем особенности однокристальных микропроцессоров? 6. Что такое однокристальная микро-ЭВМ? 6. В чем достоинства секционных микропроцессоров? 8. Какую разрядность адреса/данных имеют микропроцессоры i386, i486? 9 В чем основное отличие микропроцессоров типа "Pentium"? 1.4.3.2). Структурная схема и функциональный набор сигналов управления CPU i386. Структурная схема микропроцессора i386 приведена на рисунке 1.4. сигналы сигналы адресов и данных: управления шиной: / BE [3/0] A [31/02] D [31/00] W / R #, D / C #, M / IO #,/ LOCK ADS ,/ NA ,/ BS 16,/ READY P U │ │ │──>├─────────────┤ │ B I U │ │ очередь │ │ │ │ команд 16б │ └──────────────────────────┬──────────────┘ └──────┬──────┘ │ ┌──────┴──────┐ ┌ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ │ ─ ─ ─ ─┐ │ I D U │ ┌────────────────────┐ │ ├─────────────┤ │ │ ┌──────────────┐│ │<───────│────────>│ очередь МкК ├──┐ │ PAG │КЭШ стр.дескр.││<───┤ │ 31 x 100 бит │ │ │ │ └──────────────┘│ │ │ └─────────────┘ │ └───────────┬────────┘ │ ┌──────────────┐ │ │ │ │<───────│────────>│ E U │ │ ┌────┴─────────────┴───┐ ├──────────────┤ │ │ │ ┌────────────────┐│ │ │┌────────────┐│ │ MMU │ SU │ КЭШ сегм. дескр.│ ││файл 32р Рг ││ │ │ │ └────────────────┘│ │ │└────────────┘│ │ └──────────────────┬───┘ │┌────────────┐│ │ └ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ │ ─ ─ ─ ─┘ ││ А Л У 32р ││ │ ┌──────────────┐ │ │└────────────┘│ │ │ устройство │<──────┴─────────────────>│┌────────────┐│ │ │ защиты памяти│ ││сдвигат. 64р││ │ └──────────────┘ │└────────────┘│ │ микрооперации └──────────────┘ │ ^ ^ ^ ^ ^ ^ │ ┌────────────┴──┴──┴──┴──┴──┴────────────┐ │ │ управление микропроцессором │<───────────────┘ └──────────────────────────────────────┬─┘ ^ ^ ^ ^ ^ ^ ^ │ │ │ │ │ │ │ │ │ PE REQ │ /ERROR │ NMI │ │ v /BUSY /RESET INTR HOLD HLDA └─────────────────────────────┘ └─────────┘ сигналы управления сигналы микропроцессором арбитража Рисунок 1.4. Структурная схема микропроцессора i386. *) Термин ДЕСКРИПТОР в блоке MMU означает ключевое слово, описатель адреса страницы или сегмента и содержит физический адрес – эквивалент логического (математического) адреса в команде. Описание функций блоков микропроцессора. 1. BIU (Bus Interface Unit) – устройство сопряжения с шиной. Системная шина осуществляет обмен информацией между CPU и подсистемами ВС. 2. PU (Prefetch Unit) – устройство предварительной выборки команд, представлено узлом управления конвейером команд и 16-битовым стеком команд дисциплины FIFO (First Input – First Output: первым пришел – первым вышел). 3. IDU (Instruction Decode Unit) – устройство декодирования команд, состоит из: - декодера команд, осуществляющего дешифрацию полей команд первой ступени (определение типа и формата команды) и - стековой памяти из 31-го 100-битовых полей, дисциплины FIFO, определяющих собственно набор микроопераций выполняемых команд. Стеки PU и IDU программно недоступны. 4. EU (Execution Unit) – устройство обработки данных, предназначено для хранения и обработки данных, выполнения команд и формирования кодов состояний CPU. EU включает в себя группу (файл) 32-битовых регистров: 1) EAX – аккумулятор; 2) EBX – адресный регистр базы данных; 3) ECX – счетчик операций цикла; 4) EDX – 64-Кбайтный адрес порта ПУ, либо адрес хранения старшей половины операнда в командах умножения и деления; 5) AX, BX, CX, DX – регистры хранения адресов 16-битовых операндов; 6) AL, AH, BL, BH, CL, CH, DL, DH – регистры хранения адресов 8-битовых операндов; 7) ESP и EBP – группа 32-битовых регистров указателей стеков для работы со стековыми сегментами; 8) ESI и EDI – регистры индексов, для хранения смещения адреса относительно базы при чтении или записи в память; 9) SP, BP, SI, DI – регистры для хранения 16-битовой информации, 10) EFLAGS – 32-битовый регистр флагов, включающий в себя: - 6 статусных флагов (устанавливаются по результатам выполнения соответствующих операций); - 2 управляющих флага, разрешающих включение режима VM86 и игнорирования (блокировки) ошибок при отладке программы по шагам; - 2 системных флага, используемых в режиме РМ, 11) EIP (Instrucktion Pointer) – 32-битовый регистр счетчика команд (IP – 16-битовая секция счетчика команд). Счетчик команд программно недоступен. 12) CR0 – СR3 – три 32-разрядных регистра управления, которые, совместно с системными регистрами, сохраняют информацию о состоянии CPU во время выполнении задачи. СR1 не используется. Механизм отладки программ в микропроцессоре i386 позволяет: 1) введение в программу точек разрыва; 2) пошаговый (покомандный) режим выполнения программы; 3) программирование четырех адресных контрольных точек останова (DR0 – DR3). В реализации режима останова участвуют также регистры состояний DR6 (статусный) и DR7 (управляющий) из регистра EFLAGS. Оба регистра – TR6 и TR7 используются также для самодиагностики CPU. Режим самодиагностики запускается по заднему фронту сигнала RESET при условии, что сигнал /BUSY = L (Low – нижний уровень). 5. SU (Segmentation Unit) – блок сегментации, осуществляет первую ступень преобразования адресов, и состоит из 16-битовых регистров для хранения базовых текущих адресов, или сегментов в RM, либо селекторов в РМ и содержит: 1) CS (Code Segment) – селектор или сегмент кода; 2) SS (Stack Segment) – начало стекового сегмента; 3) DS, ES, FS, GS (Data Segments) – регистры сегментов данных. Для организации режима виртуальной памяти в CPU i386 имеется механизм, включающий системные регистры: 1) GDTR (Global Descriptor Table Register) – регистр глобальной дескрипторной таблицы, 2) LDTR (Local Descriptor Table Register) – регистр локальной дескрипторной таблицы, 3) IDTR (Interrupt Descriptor Table Register) – регистр таблицы дескрипторов прерываний, 4) TR (Task Register) – регистр селектора сегмента состояния задачи (TSS). 6. PAG (Paging Unit) – блок страничной организации памяти. Это вторая ступень (первая – SU) для доступа к страничным ячейкам при виртуальном преобразовании адреса. SU и PAG входят как независимые узлы в MMU (Мemory Managment Unit). ПРИМЕЧАНИЯ по тексту: 1) полярность активности логического сигнала может быть прямой (положительной) или инверсной (отрицательной). ПРЯМЫЕ активные сигналы в таблицах и на схемах обычно не имеют особых отметок или, в исключительных случаях, имеют индекс high перед именем сигнала. ИНВЕРСНЫЕ активные сигналы имеют равносильные обозначения: - минус перед именем сигнала, - знак "/" (слэж) перед именем сигнала (например, /ERROR), - надчеркивание, - знак # после имени (например, BUSY#), или - индекс L (Low) после имени; 2) для принятой системы счисления за цифровым обозначением следует буквенный указатель: - h (hex) - шестнадцатеричная, - d (decimal) - десятичная, или - b (binare) - двоичная система счисления; 3) размещение байтов в регистрах различно: обычно информация о составе байтов, заключенных в ячейки памяти, разделяется двоеточием, а при акцентировании конкретного бита, входящего в состав регистров или шин, принято обозначение бита (разряда) – его номером в квадратных скобках (например, EFLAGS[17]). Назначение линий и сигналы интерфейса CPU. D[31/00] (Data) – двунаправленная шина данных с тремя состояниями. Сигналы шины синхронные. BS16# (Bus Size 16) – вход, связывающий CPU с 16-битовой шиной (режим i286). Если операнд – двойное слово, то BIU переключается на трансляцию в линию D[15/00] двух слов за два цикла обмена. Сигнал синхронный. ВЕ0# - ВЕ3# – выходные стробы данных , линии с тремя состояниями. Сигналы показывают, какие байты 32-разрядной шины используются в текущей передаче. Вырабатываются при внутренней дешифрации двух младших разрядов адреса А[01/00] (см. Таблицу 1,2. Коды передачи байтов по системной шине). А31-А0 – выходные адресные линии с Z-состоянием, обеспечивающие физическую адресацию памяти или УВВ. W/R# (Write/Read) выходные линии с Z-состоянием, определяющие D/C# (Data/Control) тип цикла шины . Сигналы действительны только M / IO # ( Memory / Input - Output ) при активном уровне /ADS=L. ADS# (Address Strobe) – выходстробаадреса. Линия с Z-состоянием, по которой поступает сигнал к ВУ, о том, что начался цикл шины, определяемый сигналами управления W/R#, M/IO#, D/C#, /BE0- /BE3 и адресными линиями A[31/02] и адрес на них достоверен. RESET (сброс) – асинхронный вход, останавливающий выполнение любой операции в CPU и переводящий его в состояние сброса. Сигнал определяется CPU по уровню и имеет наивысший приоритет. Это состояние реализуется на 15 и более периодов CLK2, но за 78 и более периодов CLK2 до запуска самодиагностики. На время действия RESET сигналы на входах CPU игнорируются, а выходы переводятся в пассивное состояние: /ADS=H, D[31/00]=Z, A[31/02]=H, /BE0-/BE3=L, W/R#=H, M/IO#=L, /LOCK=H, HLDA=L. READY (готов) – синхронный сигнал, указывающий, что текущий ЦИКЛ ШИНЫ завершен, байты, определяемые сигналами /ВЕ0-/ВЕ3, /BS16, приняты или переданы. В первом такте цикла сигнал игнорируется, в остальных – анализируется, пока не станет активным. Внешнее оборудование, не способное закончить обмен за 2 такта, продлевает цикл, удерживая CPU в состоянии Time Out. /NA (Next Addres) – синхронный сигнал для запроса следующего адреса, сообщает CPU, что система готова принять от него новые значения адресов и сигналов управления циклом обмена, даже если завершение текущего цикла шины не подтверждено сигналом /READY. CLK – внутрипроцессорная частота CPU i386. Она вдвое ниже подводимой к входу CLK CPU от генератора тактовых импульсов. Для каждого периода CLK2 есть две фазы – Ф1 и Ф2, внутренней синхронизации микроопераций в CPU, но они могут быть синхронизированы с задним фронтом RESET. Различаются такты Ts и Tc, составляющие цикл обмена. /LOCK – выходная шина с Z-состоянием, определяет тип цикла шины с блокировкой. Активизируется установкой /ADS=L в начале цикла шины с конвейеризацией адресов, или в циклах INTA. Применяется в мультипроцессорных системах и сигнализирует о том, что CPU выполняет операцию с несколькими циклами шины, которая не должна прерываться. Сигнал вырабатывается автоматически, при выполнении префикса /LOCK в циклах INTA и при смене страничных таблиц. HOLD (Bus Hold Request) – запросзахваташины. Синхронный входной сигнал, устанавливаемый другим CPU, или интеллектуальным УВВ для работы с шиной. Анализируется фронтом CLK2 и, пока HOLD активен, CPU следит за его уровнем, устанавливая в конце цикла обмена ответный сигнал HLDA. HLDA (Bus Hold Asknowlege) – синхронный выход подтверждения передачи управления шиной другому, активному CPU или УВВ. В ответ на запрос HOLD, CPU переходит в состояние подтверждения захвата. На входе NMI возможно появление только одного запроса, запоминающегося в CPU для обработки его после снятия сигнала HOLD. INTR (Interrupt –прерывание) – асинхронный вход, инициирующий последовательность прерывания в CPU, аналогичен для любого i80x86 CPU. NMI (Non Maskable Interrupt) – немаскируемое прерывание, сигнализирует CPU о появлении критической ошибки в ВС, не позволяющей правильно продолжить операцию (например, – ошибка адресов или данных в ОЗУ). Текущая программа прерывается и ситуация обрабатывается специальной программой для принятия решения (перезапрос данных, повторное выполнение операции, или сигнализация о неработоспособности ВС). PE REQ (Co-processor Request) – запроспрерыванияот FPU. Асинхронный вход, указывающий, что FPU нужен обмен с памятью (сам FPU обменом не управляет). CPU отвечает сигналом синхронизации, после чего FPU выполняет циклы обмена между локальной шиной и портами регистров данных FPU. /BUSY (занят) – асинхронный вход, анализируемый по уровню командой WAIT, автоматически выдаваемой CPU, при обнаружении активного входа /BUSY=L (признак наличия ошибки, особой ситуации, или выполнения FPU очередной операции). На время активизации сигнала /BUSY, CPU выполняет такты ожидания. Если во время среза RESET сигнал /BUSY=L, то CPU выполняет процедуру самодиагностики. ERROR (ошибка) , – асинхронный вход, анализируемый по уровню. Указывает, что при выполнении команды в FPU сформирован незамаскированный в регистре состояния FPU код ошибки. CPU вырабатывает прерывание типа 10h, но чаще – аппаратное прерывание типа 75h по линии IRQ13. Какие именно байты (A, B, C или D), из четырех возможных, машинного слова будет передаваться по системной шине ISA за один цикл обмена, определяются кодами управляющих сигналов ВЕ3# - BE0#. Коды передачи байтов по системной шине приведены в таблице 1.2. Возможные типы циклов шины приведены в таблице 1.3. Символ #, стоящий после названия сигнала означает, что активный уровень сигнала – нижний. Сигнал М означает обмен с DRAM, IO – обмен с портом, D – передача данных, С – передача команды, W – запись, R – чтение DRAM или порта соответственно. Таблица 1.2. Коды передачи байтов по системной шине. /BЕ3 /ВЕ2 /ВЕ1 /ВЕ0 БАЙТЫ В 32-БИТОВОМ СЛОВЕ ДАННЫХ 1 1 1 0 - - - A 1 1 0 1 - - B - 1 0 1 1 - C - C 0 1 1 1 D - D - 1 1 0 0 - - BA 1 0 0 1 - CB - 0 0 1 1 DCDC 1 0 0 0 - CBA 0 0 0 1 DCBA 0 0 0 0 DCBA Таблица 1.3. Типы циклов шины. M/IO# D/C# W/R# 0 0 0 - подтверждение прерывания 0 0 1 - не используется 0 1 0 - чтение данных из УВВ 0 1 1 - запись данных в УВВ 1 0 0 - чтение команды из ОЗУ 1 0 1 - 1) останов: Addr=2, /BE0-/BE3=1101, A[31/2]=0 - 2) отключение: Addr=0, /BE0-BE3=1111,A[31/2]=0 1 1 0 - чтение данных из ОЗУ 1 1 1 - запись данных в ОЗУ Из таблицы типов циклов шины видно, что циклов шины может быть восемь: 1) чтение ОЗУ без блокировки шины (/LOCK=H), 2) чтение ОЗУ с блокировкой шины (/LOCK=L), 3) запись в ОЗУ без блокировки шины (/LOCK=H), 4) запись в ОЗУ с блокировкой шины (/LOCK=L), 5) чтение из УВВ или регистров FPU, 6) запись в УВВ или в регистры FPU, 7) подтверждение прерывания, 8) цикл останова или выключения. Но основных, обменных циклов, – четыре: чтение ОЗУ, запись в ОЗУ, чтение порта ввода-вывода и запись в порт ввода-вывода. Остальные циклы шины либо варианты основных (с блокировкой или без блокировки), либо служебные, а не обменные. 1.4.3.3) Конвейерная обработка команд в CPU Шесть автономных блоков микропроцессора i386 составляют систему конвейерного выполнения команд. Исполнение команды, в общем виде, состоит из 6 тактов: ФАК──>ВК──>ФАО──>ВО──>ОП──>ЗпРез здесь: ФАК – формирование адреса команды, ВК – выборка команды, ФАО – формирование адреса операнда, ВО – выборка операнда, ОП – выполнение текущей операции, ЗпРез – запись результата операции. Конвейерное выполнение программы – это когда в разных автономных блоках микропроцессораодновременно выполняются разные такты нескольких смежных команд. Например, ЗпРез команды n-1 , собственно ОП команды n , ФАК команды n+1 , ВК команды n+2 и ФАК команды n+3 . Обработка команды в CPU i386, в свою очередь, состоит из четырех этапов: 1) преобразование адресов при сегментированной или страничной организации памяти (выполняется в блоке MMU); 2) выборка полей команды из ОЗУ и накопление их в стеке очереди команд (выполняется в PU); 3) дешифрация команд из очереди и накопление дешифрованных кодов операций в стеке декодированных команд (выполняется в блоке IDU); 4) выполнение операции в EU, под микропрограммным управлением, и формирование статусных флагов. Для ускорения выполнения команд в CPU, моделей i386 и старше, организован конвейер команд : - каждая из команд в свое время находится в стадии выборки, хранения, дешифрации, формирования адреса и – выполнения; - для смежных команд эти стадии (такты выполнения) обычно выполняются разными узлами CPU одновременно, в режиме совмещения, если соответствующие узлы микропроцессора в это время свободны; - работа CPU, по отношению к системной магистрали, синхронна, а между узлами BIU, PU, IDU, EU – асинхронна. Счетчик команд EIP в EU автоматически модифицирует адрес следующей команды по словам или двойным словам, в зависимости от длины команды, задаваемой входом /BS16. Информация в EIP, системных и сегментных регистрах блока MMU используется при формировании физического адреса для выборки следующей команды. Одновременно с адресным формированием в EU, в работе находится одна из команд очереди в IDU, в которое, в свой черед, подгружается команда из PU. Обмен данными между CPU и системой осуществляет BIU по запросу от EU, либо при наличии свободного места в очереди команд. Если EU выполняет длинную команду, не требующую новых данных из системы, а узлы очередей заполнены, то BIU может находиться в, так называемом, холостом цикле. В многопроцессорных системах, когда шина передается от одного ведущего модуля другому, отключаемые модули переводят свои шины в состояние высокого импеданса – Z-состояние. В это время отключенный от шины CPU, или контроллер имеет возможность автономно выполнять все команды, находящиеся в стеках, до тех пор, пока CPU не потребуется шина для обмена. Если же в это время шина все еще занята, то CPU прекращает работу, находясь в состоянии ожидания (Time-Out), пока шина не освободится (линия /READY=H, т. е. пассивна). Контрольные вопросы. 1. Из каких тактов состоит выполнение команды в CPU? 2. Что такое цикл шины в РС? 3. В чем смысл сигнала HOLD? 4. В чем смысл сигнала HLDA? 5. Как реагирует микропроцессор на сигнал INTR? 6. В чем особенность сигнала NMI? 1.4.3.4) Режимы работы микропроцессора i386 CPUi386 допускает работу в четырех режимах: - RM – реальном, - РМ – защищенном, - VM-86 – виртуальном и - РРМ– страничном. 1. RM – режим реальной адресации, соответствует работе системы i8086 и используется только в MS DOS. Область адресов, шириной в 1 Мбайт, не защищена, реализовано до 20 адресных линий (из 32-х, возможных для микропроцессора i386), режим однопользовательский. Для работы с 32-разрядными операндами и реализации дополнительных режимов адресации используется префикс переадресации, двухбайтовый адрес не превышает границы сегмента в 64 Кбайт (0000 - FFFF), иначе фиксируется особая ситуация с прерыванием типа 13h. Для доступа к 1 Мбайт адресного пространства используются линии адреса [A19-А02] и /BE0 – /BE3. Страничный механизм доступа к памяти отключен, исполнительный адрес всегда соответствует физическому , все сегменты могут находиться в состоянии записи, считывания или выполнения. 2. РМ – защищенный режим, или режим виртуальной адресации. При включении РС всегда устанавливается режим RM, а для перевода его в РМ используются системные команды LMSW и SMSW. При установке бита PF=1 в MSW, CPU переходит в РМ. В режиме РМ реализуется доступ к 4 Гбайт ОЗУ в 32-битовом пространстве исполнительных адресов, а доступ к 64 Тбайт ОЗУ реализуется в логическом (виртуальном) адресном пространстве. Виртуальная адресация – это способ организации доступа к информации, большая часть которой располагается не в физическом ОЗУ, а во внешней (дисковой) памяти, откуда она, по мере необходимости, перекачивается в ОЗУ (swapping), но программа видит иллюзию размеров ОЗУ в 64 Тбайт. Предусмотрена защита памяти по многоуровневому принципу защиты ОС и прикладных программ и реализуется мультипрограммность . Для обратного перевода из режима РМ в RM, команды LMSW и SMSW не используются, а система должна быть перезагружена либо аппаратно ("холодный" рестарт), либо аппаратно-программно – через порты 64h и 60h контроллера 8048 (KBD), командой OUT и далее, через сигнал RS и узел Shut Down, – к входу RESET CPU, как при "теплом" рестарте, осуществляемом нажатием комбинации клавиш Ctrl+Alt+Del. Для программного перехода из режима PM в RM может быть также использована ассемблерная команда MOV CR0 (LCR0). 3. VM-86 – это режим виртуальной адресации i86. Режим устанавливает исполнительную среду i8086 внутри многозадачной среды PM CPU i386. При этом поддерживается выполнение всех программ для предыдущих поколений микропроцессоров ix86. Сначала, в рамках VM86, формируется 20-разрядный линейный адрес по системе RM, но включается механизм страничной адресации и система двухуровневой защиты памяти. Адрес, шириной в 1 Мбайт, может быть разбит на 256 страниц по 4 Кбайт каждая и размещен в физическом адресном пространстве до 4 Гбайт. В этом объеме адресов ОЗУ можно, в окнах (frame) по 1 Мбайт, расположить множество копий MS DOS, или других ОС и пользовательских программ, представляющих отдельные виртуальные машины, работающие в многозадачном режиме. Вход и выход в режим VM86 возможен следующими способами: - загрузкой регистра флагов EFLAGS [17]; - переключением с задачи на задачу с использованием сегмента состояния задачи (TSS); - в процедуре прерывания (команда IRET); - ассемблерной командой POPF. 4. РРМ – режим страничной адресации. Это режим управления памятью, позволяющий разделить большие объемы информации на компактные блоки по 4 Кбайт. Для реализации режима РРМ в CPU i386 дополнительно включается страничный механизм, транслирующий линейный адрес – в физический. Переход из RM в РРМ – программный, командами LMSW, SMSW, MOV CR0, MOV CR3. Обратный переход осуществляется либо перезагрузкой, либо программно, с помощью бита 31 в регистре CR0. Контрольные вопросы. 1. Что представляет собой и для чего предназначен режим RM CPU i386? 2. Что такое виртуальная адресация в режиме РМ CPU i386? 3. Для чего предназначен режим VM86 CPU i386? 4. Какой режим устанавливается при включении CPU i386? 5. Как можно перейти из режимов РМ, РРМ в режим RM? 1.4.4 Математический сопроцессор Равнозначны следующие аббревиатуры обозначения математического сопроцессора: NDP (Numeral Data Processor), MCP (Math Co-Processor), FPU (Floating Point Unit), APU (Accelerate Processor Unit). Для однозначности – примем обозначение FPU. FPU выполняет следующие функции: - операции с плавающей точкой; - вычисление тригонометрических функций; - логарифмирование; - работу с двоично-десятичными числами. Эти операции выполняются FPU по собственной микропрограмме, значительно (до 150 раз) быстрее, чем CPU, хотя CPU может их выполнять и сам, при наличии программ-эмуляторов режима совместимой с FPU работы, но медленнее. Так что FPU необязателен, и целесообразен только при больших объемах вычислений с плавающей точкой и т.п. Впрочем, успехи технологии СБИС позволяют интегрировать FPU прямо в кристалл CPU, так что современные CPU, начиная с i486 и Pentium, имеют встроенный в CPU математический сопроцессор. FPU поддерживает вещественные, целые и двоично-десятичные числа, представленные в формате с плавающей точкой: (-1)S [1.f1 – f(23,52,63) ]*2[E – (127,1023,16383)] где S = 0 – знак мантиссы "+", S = 1 – знак мантиссы "–", f – мантисса, Е – экспонента, (23, 52, 63) – размеры поля дробной части мантиссы действительных данных в коротком, длинном и временном формате операндов с FP, соответственно, (127, 1023, 16383) – величины смещения, вычитаемые из характеристики (характеристика включает в себя знак порядка) для представления истинного порядка. Имеются два поколения FPU: - 8087, 80287 - имеют неполное соответствие существующему стандарту IEEE-75-4-1985; - 80387, 80387DX ,80387SX ,80287A ,80287XL, 80C187, 80487SX – стандартизованы и их скоростные характеристики выше. FPU i387 может работать с CPU синхронно или асинхронно, поэтому FPU подбирается для совместной работы с CPU на частотах, равных, или выше рабочей частоты CPU. FPU i287 тоже может использоваться в РС 386, но имеет асинхронный интерфейс с CPU. FPU i387, для выравнивания скорости интерфейса FPU и скорости работы локальной шины данных CPU, имеет буфер данных (DB), стек типа FIFO и, в отличие от i287, работает без тактов ожидания. Обобщенная структурная схема FPU приведена на рисунке 1.5. Фирма WEITEK Corp. производит сопроцессоры WTL3167, WTL4167 (для CPU 386 и 486 соответственно) – самые скоростные модели, однако несовместимые с FPU классической архитектуры, как по системе команд, так и по способу их загрузки. Для их работы требуются специальные программные средства поддержки, фирм Metaware или Microway. Фирма Cyrix производит менее скоростные, но самые точные FPU 83D87 (для i386DX), 83S87 (для i386SX), 82S87 (для i286). Это FPU классической архитектуры, но их производительность на 25% выше, чем i387, так как все критичные по времени процессы реализованы жесткой логикой (аппаратные умножитель и АЛУ мантиссы, 90-разрядные регистры и т. д.). Энергопотребление их втрое ниже, чем i387. При объединении CPU i386 c FPU i387, в адресное пространство CPU добавляются адреса портов ввода-вывода регистров данных FPU i387: 800000F8–800000FFh (адреса портов FPU F8–FFh). 1.4.4.1) Структурная схема математического сопроцессора Обобщенная структурная схема FPU приведена на рисунке 1.5. ┌─ ─ ─ ─ ─ ─ ─ ─ ┬ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┐ 32 Exp Bus 64 Fraction Bus CWR │ │ EM │<───>││ ││<──>│ PS │ │ ├────────────┤ │ └──────────┘ ││ ││ └────────┘ │ │ SWR │ ││ ││ ┌────────┐ │ └─────┬──────┘ │ ┌──────────┐ ││ ││<──>│ AM │ │ │ │ MCU │ ││<─>││ └────────┘ D [31┌─────┴──────┐────>│ │ ││ ││ ┌────────┐ │ /00]│ │ │ └──────────┘ ││ In -││<──>│ TR │ ───>│ DB │ ┌──────────┐ t 32 ││ ter ││ └────────┘ │ │ │ │────>│ OQ │<───>││ fa -││ └─────┬──────┘ │ │ ││ ce ││ │ │ │ │ └──────────┘ ││ ││ sta - │<────────>┌────────────────┐ ││ ││ │ tus ┌─────┴──────┐ │ │ TW (2 bit )81,80│ ││ ││ ───>│ ABT │ └────────────────┘ ││ ││ │ add -├────────────┤ │ 79 St 0- St 7 \/ \/ 00 ress │ EP │ ┌──────────────────────────────────────┐ │ ───>│ 2 x 32 │ │ │ RS 7 │ │ └────────────┘ ├──────────────────────────────────────┤ │ │ │ 6 │ │ ├──────────────────────────────────────┤ │ │ │ Register Stack 80 bits 5 │ │ ├──────────────────────────────────────┤ │ │ .............................. │ ├──────────────────────────────────────┤ │ │ │ 0│ │ └──────────────────────────────────────┘ │ CU │ NEU └─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┘ Рисунок 1.5. Структурная схема FPU. Обозначения на схеме: CU – (Control Unit) устройство управления, NEU – (Numeral Execution Unit) устройство цифровых процедур, СWR – (Control Word Register) регистр управляющего слова, SWR – (Status Word Register) регистрсловасостояния FPU, DB – (Data Buffer) буферданных, АВТ – (Addresing & Bus Tracking) адресация и слежение за состоянием системной шины. EP – (Execution Pointer) указатель процедуры шины, ЕМ – (Exponent Module) модуль управления порядками чисел с FP, MCU – (Microcode Control Unit) устройство микроуправления, OQ – (Operands Queue) очередь операндов, TW – (Tag Word) словарь тегов и dirty bit в RS, RS – (Register Stack) стековые регистры, PS – (Programmable Shutter) программируемый сдвигатель, AM – (Arithmetic Module) модуль арифметических процедур, TR – (Temporary Registers) регистры временного хранения промежуточных данных. 1.4.4.2) Работа и связь FPU с CPU . В системе локальной шины, обменом всегда управляет CPU: – формирует адреса выборки команд и операндов, при обмене данными между FPU и DRAM – считывает информацию из ОЗУ и регистров FPU. FPU i387 подключен к CPU параллельно в 32-разрядном формате шины, а i287 - в 16-разрядном. Взаимодействие FPU с системой осуществляется посредством команд. Все команды, транслируемые в CPU, параллельно поступают и в FPU, но команды FPU имеют особый код ESC (11011). При встрече в программе команды ESC, выполняются следующие процедуры: 1) CPU записывает в свои регистры: код операции FPU, адреса команды, операнда и направление передачи; 2) в режиме РМ, CPU обеспечивает защиту информации и анализирует линию /BUSY от FPU; 3) если /BUSY=L, CPU переходит в ожидание, так как результат выполнения команды ESC может быть востребован очередной командой; 4) CPU подготавливает линии локальной шины для обмена с FPU; 5) FPU начинает выполнение очередной команды; 6) если FPU требуются данные, он выставляет на линию PE сигнал REQ=H, и тогда, – 7) CPU, имея все сведения для обмена на своих регистрах, активизирует линии /ADS, W/R#, Addres, М/IO#. Обмен данными с FPU занимает не менее двух циклов CPU (по два внутрипроцессорных такта Ts и Tc, по два такта синхронизации CLK каждый, т. е. всего 8 тактов CLK2). В первом цикле, CPU либо считывает данные из ОЗУ, запоминая их в своих регистрах, либо данные из арифметических регистров FPU (также запоминая их), теперь – для записи в ОЗУ. Во втором цикле обмена, CPU, через сигналы своего внешнего интерфейса, записывает данные из своего внутреннего регистра в ОЗУ, либо через порты FPU – в арифметические регистры FPU. Подключение математического сопроцессора. Для подключения FPU, системная плата имеет или 40-контактный FPU-chip-socket для i287, или мозаичную 68-контактную розетку для i387, или 114-контактную розетку комбинированного применения для FPU WEITEK. Если контакты на панели розетки расположены в два ряда – это розетка для FPU фирм INTEL, Cyrix, IIT, ULSI, AMD. Если в три ряда – это для FPU фирмы WEITEK. Могут быть две розетки, или панель типа EMC (Expanded Math Coprocessor), универсальные – и для INTEL, и для WEITEK. При установке FPU в розетку следует принимать меры предосторожности (CMOS очень чувствительна к статике): - перед установкой следует временно закоротить специальной гребенкой все выводы чипа FPU; - заземлить гребенку; - заземлить корпус РС (вилка питания РС должна быть выключена из сети питания); - работать следует всегда с антистатическим браслетом на руке; - только после установки FPU в схему можно снять гребенку. Контрольные вопросы 1. Каково назначение математического сопроцессора? 2. Какой формат имеют операнды при работе РС с плавающей точкой? 3. Как осуществляется процедура обмена данными FPUcDRAM? 4. Как конструктивно могут быть исполнен математический сопроцессор? 5. Какую внутреннюю разрядность данных имеет FPU? 6. Каков порядок подключения FPU к системной плате? 1.4.5 Подсистемы системной платы На системной плате PC386DX развернуты следующие подсистемы: 1) подсистема DRAM, включающая в себя: - контроллер 82С302, - четыре банка накопителей с чипами 41256, или 411000, или 44256, объемом 2, 4, 8, 10 Мбайт соответственно, с возможностью расширения до 16 Мбайт, при использовании модулей SIP, SIMM, или карты расширения ОЗУ в слоте. Время доступа в подсистему DRAM составляет 70-80 нсек; 2) подсистема ввода-вывода, состоящая из карт контроллеров, или адаптеров соответствующих УВВ; 3) подсистема ROM BIOS, организованная двумя чипами 27256, младшего и старшего байтов, по 32 Кбайт, имеющая возможность расширения до 128 Кбайт; 4) через контроллер типа 8042 поддерживается двунаправленный интерфейс связи с KBD; 5) в зависимости от модификации, на SB устанавливаются различные элементы конфигурирования (переключатели, или перемычки), например для: - разрешения режима конвейеризации адресов, - выбора типа сопроцессора FPU, - разрешения изменений содержания CMOS RAM, - выбора рабочей частоты SB, - разблокировки аппаратного сброса, - выбора типа дисплея (MDA, EGA, VGA, SVGA) и т. д. Вычислительная система поддерживается: - 16-ю линиями запросов прерываний IRQ, - 7-ю линиями запросов DRQ на ПДП, - тремя каналами таймера, - схемами аппаратного сброса и окончания работы CPU (RESET и Shut Down), - стандартная частота шины ISA по вводу-выводу составляет 8 МГц; 1.4.5.1) Подсистема оперативной памяти DRAM управляется контроллером 82С302. Контроллер поддерживает режим конвейеризации адресов, используя внутренние защелки, сохраняющие адрес и состояние для текущей выборки. Специальные сигналы /IO2XCL и XAO разрешают доступ к регистрам конфигурации контроллера для хранения конфигурации DRAM. Это регистры: 1) областей теневой памяти (Shadow RAM); 2) используемой памяти на SB и картах расширения; 3) количества банков памяти, доступных из системы; 4) области расширенной (Extended) памяти – выше 640 Кбайт; 5) области дополнительной (Expanded) памяти – выше 1Мбайта. 6) числа тактов ожидания при доступе к базовой (Conventional) и расширенной памяти и к ROM BIOS; 7) доступности дополнительной памяти; 8) манипуляции с паритетным контролем (назначить/отменить); 9) разрешения страничного режима организации памяти в РРМ с чередованием банков. Принцип страничной организации памяти с чередованием банков. Обычная схема чтения информации из ОЗУ следующая: 1) на МА[9/0] через мультиплексор адреса выставляются два кода: один – для доступа к строке матрицы памяти, (со стробом /RAS n ), а за ним, – для доступа к столбцу, (со стробом /CAS m ). Между стробами фиксируется временная задержка в соответствии с требованиями конкретных ИМС памяти; 2) элементарная ячейка DRAM при чтении стирается и, для ее восстановления, считанная информация вновь записывается в эту же ячейку через усилители регенерации, расположенные внутри чипа памяти, для чего требуется время, в течение которого доступ к ОЗУ невозможен. В оптимальном варианте, память организована с четным числом банков, разбитым каждый на страницы, например, по 4 Кбайт. Тогда, при последовательном доступе к четырем банкам, стробы /RAS0 – /RAS3 формируются только в начале выборки очередной страницы, оставаясь затем в активном L-уровне, поэтому стробы /CAS0 – /CAS3 не имеют задержек при каждом очередном запросе банка. Кроме того, каждая последующая выборка относится к следующему банку, а информация в предыдущем банке за это время успевает восстановиться. В контроллере 82С302 организовано программное управление временем задержки между /RAS и /CAS, в зависимости от организации памяти. При невозможности своевременного доступа к информационной ячейке (еще не завершен цикл регенерации информации), контроллер 82С302, установкой сигнала /IOCHRDY = L к контроллеру 82С301, вводит цикл ожидания. Регенерация DRAM восполняет каждые 3 мсек потерю энергии в накопительных емкостях памяти, происходящую из-за естественных утечек. Для этого каждые 15 мксек (шаг регенерации) на локальные адресные линии от счетчика регенерации, расположенного в буфере старшей части адреса ABF (82А303), устанавливается очередной код строки. Затем принудительно задается команда чтения памяти, разрешая доступ к строкам /RAS[3/0] =L и запрещая - к столбцам (CAS[3/0] =H). Это препятствует поступлению информации DRAM в шину данных. При этом все модули DRAM читаются по адресу данной строки одновременно , восстанавливаясь через усилители регенерации. Так, через каждые 15 мксек в течение 3-х мсек восстанавливается вся RAM. Процесс регенерации – самый приоритетный, подчиняющийся сигналу управления REFRESH = L. Цикл "обмена", отводимый под регенерацию, переводит систему в холостое состояние, что является существенным недостатком DRAM, но высокая информационная емкость, низкая стоимость и малое энергопотребление, характерное для динамической памяти, дают решающее преимущество DRAM перед SRAM для использования ее в качестве оперативной. Оперативная память под MS DOS подразделяется на базовую, расширенную и дополнительную. Стандартное распределение информации в оперативной памяти приведено в таблице 1.4. В карте адресного пространства ОЗУ, в пределах 1Мбайта есть лишь две области, принадлежащие к DRAM в DOS: 640 Кбайт базовой и 64 Кбайт – зона EMS, страницы которых доступны узлам контроллера и программе. Область адресов VIDEO-памяти находится в той же памяти, но конфликтов при обращении к видеопамяти не возникает, т. к. доступ к ней осуществляется по стандартной схеме управления и адресации, а конфликт устраняется аппаратно, узлом адресных линий A[25/17] контроллера с переносом видео-RAM в область расширенной памяти. При рассмотрении таблицы распределения памяти следует обратить внимание на то, что область высшей памяти, объемом в 64 Кбайт с адресами от 100000h до 10FFFFh расположена в области расширенной памяти, но доступна и под DOS. Таблица 1.4. Карта стандартного распределения памяти под MS DOS ────────────┬─────────────────────┬───────────┬───────────────── ширина │ назначение │ область │ размещение адресного │ области │ адресов │ и наименование пространства│ адресов │ │ области ────────────┼─────────────────────┼───────────┼───────────────── Стандартная или базовая память 1К │ InterruptArea │ 000000 │ │ векторы прерываний │ 0003FFh │ │ │ │ 256 байт │ BIOSDataArea │ 000400 │ │ область данных BIOS │ 0004FFh │ │ │ │ 512 байт │ SystemDataArea │ 000500 │ расположена │ область данных DOS │ 0006FFh │ в DRAM │ │ │ около 70 К │ Ядро системы DOS: │ 000700 │ Conventional │ V 3.2 - 70 K │ │ Memory, │ V 3.3 - 67 K │ │ стандартная │ V 5.0 - 118 K (60 K │ │ или базовая │ в Conv.Mem.,осталь- │ │ память дос- │ ное - в HMA) │ 01163Fh │ тупная MSDOS │ │ │ около 570К │ Область стековой │ │ │ памяти, транзитный │ │ │ модуль СОМ.COM и │ │ │ пользовательская │ 011460 │ │ область │ 09FFFFh │ ┤ │ │ итого 640Кбайт │ │ ─────────────┼─────────────────────┴───────────┴───────────────── Верхняя память ( U р per Memory Area ): 128 К │ VideoRAM 0A0000 экранная │ (ShadowRAM) │ 0BFFFFh │ память, рас- │ │ │ положена в │ │ │ видео подсистеме │ │ │ 64 К │ Пространство "лову- │ 0С0000 │ │ шек" BIOS для │ │ расположена │ УВВ (Shadow RAM) │ 0СFFFFh │ в ПЗУ УВВ │ │ │ 64 К │ Организация специ- │ 0D0000 │ │ фикаций LIM EMS │ │ │ 3.2/4.0 │ │ │ - 4 cегмента │ │ │ (frame) по 16 К │ │ расположена │ (Shadow RAM) │ 0DFFFFh │ в подсистеме DRAM │ │ │ 128 K │ Область, выделенная │ 0Е0000 │ расположена │ под BIOS (Shadow │ │ в ПЗУ подсистеме │ RAM)-копия ROM BIOS │ │ ROM BIOS │ для RМ │ 0FFFFF │ (две послед- │ │ │ ние секцииROM) 64 К │ High Memory Area 100000 часть расши- │ (HMA) - высшая па- │ 10FFFFh │ ренной (Exten- │ мять, в DOS 5.0 - │ │ ded) памяти, │ хранит часть ядра │ │ доступна для │ системы │ │ DOS 5.0 и выше │ │ │ 15168 K │ Expanded Memory │ 110000 │ RAM - память, │ (дополнительная │ │ доступная для │ память), с помо- │ │ системных │ щью программ- │ │ программ в РМ. │ администраторов │ │ │ (менеджеров) │ │ │ используется в RM │ │ │ как Extended │ FDFFFFh │ │ Memory │ │ │ │ │ │ │ │ итого 15232 Кбайт │ │ │ │ │ │ │ │ │ │ │ │ │ │ Область копи- 128 К │ BIOS │ FE0000 │ рования BIOS │ │ FFFFFFh │ в PM (две пос- │ │ │ ледние секции │ │ │ ROM BIOS) _________________________________________________________________ всего 16 Мбайт _________________________________________________________________ Часто возникает путаница между расширенной памятью (от 640 Кбайт до 1 Мбайт) и отображаемой памятью. К расширенной памяти, от 640 Кбайт и до 16 Мбайт, можно обращаться по 24-м адресным линиям при инсталлированном драйвере (менеджере) расширенной памяти спецификации XMS (например, HIMEM). К отображаемой (дополнительной) памяти (от 1 до 32 Мбайт) можно обращаться в RM только отображая ее через окна (frame) по 64 Кбайт (из 4-х сегментов по 16 Кбайт) в расширенной памяти. Эти окна создаются менеджером XMS и располагаются выше видео-памяти в пределах 1 Мбайт. К ним можно обращаться по 20 адресным линиям, только при инсталлированном драйвере (менеджере) верхней памяти спецификации EMS. Таким образом, область памяти от 1 Мбайт до 16 Мбайт может быть доступна и как расширенная (под управлением администратора XMS) и как дополнительная (под управлением администратора EMS). Так что отображаемая память – это память, доступная под управлением EMS, вне зависимости от ее расположения, т. е. память выше 16 Мбайт – только отображаемая, а от 1 до 16 Мбайт может быть одновременно и расширенной (под управлением XMS), и отображаемой, (если доступ к ней организован администратором EMS). Управление окном выполняют обе программы-менеджеры: XMS (до 1 Мбайт) и EMS (до 32 Мбайт). Когда frame заполнен, EMS переносит его в дополнительную память, а из дополнительной – такой же, но свежий frame, переносит в те же физические адреса XMS. Такой механизм управления памятью позволяет работать с памятью до 640 Кбайт прямо под DOS, от 640 Кбайт до 16 Мбайт – с инсталлированным менеджером XMS и от 1 Мбайт до 32 Мбайт – с инсталлированными сразу двумя менеджерами XMS и EMS. Но администратор EMS должен инсталлироваться после инсталляции XMS, т.е. нужно следить, чтобы в файле config.sys первым был инсталлирован соответствующий драйвер XMS (например, HIMEM), а уж затем – драйвер EMS (например, EMM386). В программных продуктах для CPU i386 обычно отображаемая память не используется, за исключением программ, написанных для CPU i286, т.к. i80386 имеет уже 32 адресные линии и может, в последних версиях DOS, непосредственно обращаться к памяти до 4 Гбайт. В карте памяти для i386 первый мегабайт памяти – это копия карты памяти IBM PC для RM, обеспечивающая совместимость с i8086, а остальная часть, до 16 Мбайт, используется как расширенная, при инсталлированном менеджере XMS, или до 32 Мбайт как дополнительная, при инсталлированных менеджерах XMS и EMS. Конструктивное исполнение DRAM. Если DRAM выполнена на ИМС в DIP-корпусах, они могут иметь следующие обозначения: 164 - 64К х 1 бит, 264 - 64К х 2 бита, 464 - 64К х 4 бита, 1128 - 128К х 1 бит 4128 - 128К х 4 бита, 1256 - 256К х 1 бит и т. п. Оперативная память конструктивно расположена на SB PC. В системах 286 SB имеются четырехрядные розетки (Chip-Socket) для установки ИМС DRAM (Chip-Socket-Comby) в DIP-корпусах с 16-ю и 18-ю выводами (рисунок 1.6.), позволяющие, при выходе из строя ИМС DRAM, заменять только один неисправный чип. Такая конструкция DRAM недостаточно надежна: – наблюдается эффект "сползания" ИМС из розетки, вследствие температурных изменений, и недостаточно надежно контактирование ИМС с розеткой, так как их выводы только залужены припоем ПОС и со временем окисляются. Позже стали использоваться модули памяти на SIP (Single-In-Line-Package) с однорядным расположением контактов разъема штыревого типа (рисунок 1.7). Печатная плата модуля содержит одну, чаще – несколько ИМС, распаянных на плату, сам же модуль имеет разъем с аксиальными штырьками и устанавливается в гнездовую розетку. Контакт достаточно надежен, "сползания" нет, но разъем не технологичен и модуль в разъеме специально не фиксируется. Сейчас такие модули больше не выпускаются. ┌──────────────────┐ ┌───────────────┐ │ ооооооооо │ │ ооооооооо │ │ оооооооо │ │ ├┴┴┴┴┴┴┴┼ │ │ ├┴┴┴┴┴┴┤ │ │ │511000-10 │ │ │4164/41256-10 │ │ ├┬┬┬┬┬┬┬┤ │ │ о├┬┬┬┬┬┬┤ │ │ ооооооооо │ └┐ оооооооо │ └┐ оооооооо │ └─────────────────┘ └──────────────┘ установка 256 Кбайт ИМС установка 1Мбайт ИМС Рисунок 1.6. Сhip-Socket-Comby для установки 16- и 18- выводных ИМС DRAM. ┌──────────────────────────────────┐ │ ├┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┤ │ │ ├┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┤ │ │ │ └─┬──────────────────────────────┬─┘ └─┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬─┘ Рис. 1.7. Модуль SIP. Для устранения указанных недостатков, модули памяти SIP были заменены на модули другой конструкции – SIMM (Single-In-Package-Memory-Module). Эти модули тоже содержит несколько ИМС, но имеют краевой разъем , выполненный печатным способом вместе с рисунком печатной платы и имеющий гальваническое покрытие контактов разъема (золото, или серебро-палладий), обеспечивающее вполне надежный контакт ( рисунок 1.8.). ┌───────────────────────────────────────┐ │ ├┴┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┴┤ │ │о ├┬┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┬┤о│ \ │ │ ┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐ │ └─┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴─┘ Рис. 1.8. Модуль SIMM. Такие модули устанавливаются в розетки ножевого типа с фиксацией рабочего положения специальными защелками. Модуль компактен, надежен в контактах, но при выходе из строя всего одной ИМС приходится заменять весь модуль, так как отпаять и припаять новую ИМС сложно и требуется точно такая же ИМС того же изготовителя и даже времени ее выпуска. Модуль устанавливается в разъем сначала под углом, а затем поворачивается до вертикального положения до защелкивания замков. Нужно только следить за тем, чтобы шипы гнездового разъема вошли в отверстия модуля (на рисунке 1.8 они обозначены как “о” ). Для снятия модуля сначала отжимаются защелки замка, затем модуль отклоняется назад и выводится из разъема. Модули легко ставятся и снимаются, а если модуль не входит или не выходит из разъема без особых усилий, значит, что-то делается неправильно. SIMM выпуска 1990-91 г. предназначены для РС286, а выпуска 1992-93 г. – для РС 386/486. По характеристикам и электрическим параметрам они несовместимы как между собой, так и с более поздними моделями. Однокристальные SIMM имеют малую емкость, многокристальные SIMM могут иметь разных производителей и/или разные даты выпуска, что также несовместимо в одной системе DRAM. Мало того, SIMM могут иметь разную организацию, так что SIMM для РС 386, 486 и Pentium практически несовместимы. Новой разновидностью модулей памяти являются модули DIMM (Dual-In-Line-Memory-Module – двухрядное расположение контактов), имеющие не 32, а 72 контакта на краевом разъеме, что позволяет значительно увеличить емкость каждого модуля. В последнее время типы памяти приобрели ярко выраженную аббревиатуру, позволяющую их идентификацию: - DRAM – DynamicRAM – динамическая память с произвольной выборкой; - FPMDRAM – FastPageMode – динамическая память со страничной организацией; - VRAM – VideoRAM – видеопамять динамическая, двухпортовая. Наличие второго порта позволяет осуществить произвольный доступ к памяти в то время, когда уже идет вывод данных на видеомонитор; - CDRAM – CachedDRAM – динамическая память фирмы Mitsubishi, содержащая дополнительно 16 Кбайт быстрой памяти на каждые 4 или 16 Мбайт; - EDRAM – EnhancedDRAM – динамическая память фирмы Ramtron, содержащая 8 Кбайт быстрой кэш-памяти на каждые 8 Мбайт; - EDODRAM – ExtendedDataOutputDRAM – динамическая память со страничной организацией. Благодаря дополнительным регистрам, данные на выходе сохраняются в течение большого интервала времени, от одного сигнала выборки CAS# до следующего. Существуют и другие типы модулей памяти, со своими обозначениями. Все вышеприведенные типы памяти между собой несовместимы , как несовместимы и с контроллерами памяти другого типа. Так что, если системная плата, в соответствии с инструкцией по ее эксплуатации, рассчитана, например, на память типа EDO, значит и контроллер памяти (расположенный в чип-сете) рассчитан только на EDODRAM, и с любым другим типом модулей памяти работать не будет. Емкость современных модулей SIMM достигает сотен Мбайт и более. Тем не менее, если все разъемы DRAM заняты, емкость ОЗУ все же можно увеличить, установив в специальный слот плату расширения памяти (например, карту MBI 386RW-BUS), с установленными на нее дополнительными модулями SIMM. Конечно, в этом случае следует выставить и соответствующую конфигурацию ВС. Уместно напомнить, что установка дополнительной памяти требует дополнительных программных и аппаратных средств – контроллеров типа 82С631, 82С241, для преобразования расширенной памяти в дополнительную (при использования ее в системе MS DOS). Спецификация ЕМS разработана фирмами Lotus Development, Intel и Microsoft и называется так же спецификацией LIM. Версия EMS 3.2 позволяет сверх базовой памяти в 640 Кбайт использовать до 8 Мбайт ОЗУ, а EMS 4.0 - до 32 Мбайт. Для операций с EMS используется прерывание DOS 67h. Программная поддержка верхней памяти под MSDOS – менеджеры HIMEM (для доступа к расширенной памяти), плюс QEMEM, 386MAX, EMM386 и др. – для доступа к дополнительной памяти. Контрольные вопросы. 1. Для чего организуется работа DRAM с чередованием банков? 2. Как организуется регенерация DRAM? 3. Какой объем памяти отводится MS DOS под базовую? 4. Где располагается область таблицы векторов прерываний? 5. Какими средствами становится доступной область Upper Memory под MS DOS? 6. В чем достоинства и недостатки модулей SIMM? 7. Как конструктивно может быть выполнена DRAMPC? 1.4.5.2) Буферная кэш-память ОЗУ При высокой скорости работы системы, DRAM сильно ограничивает производительность ПЭВМ. Для выравнивания времени доступа к СОЗУ (регистровая память), находящемуся в структуре самого CPU, и DRAM, между ними располагают буфер – кэш (Cache Memory), организованный на статической памяти (SRAM) сравнительно небольшого объема со временем доступа 20-25 нсек. Для эффективного использования кэш-памяти, программный модуль должен целиком помещаться в кэш, включая циклы переходов, как для команд, так и для данных. Часто устанавливаются два отдельных кэша – кэш команд и – кэш данных. При работе программы, отдельные модули программы копируются контроллером КЭШа из ОЗУ в кэш. При запросе от CPU команды или данных, сначала проверяется наличие нужных адресов в кэш (используя указатель адресов – кэш-ТЭГ). При наличии, отмечается кэш-попадание (cache-hit), иначе – кэш-промах (cache-miss) и, в последнем случае, информация целым модулем копируется из RAM в кэш. Даже времена доступа к SRAM в 20-25 нсек оказываются недостаточными для современных высокоскоростных CPU типа Pentium-3, Pentium-4, поэтому непосредственно в CPU устанавливают еще один кэш, кэш первого уровня, со временами доступа 2 – 5 нсек. Кэш-память требует управления от специального контроллера кэш-памяти, который размещается вместе с кэш соответствующего уровня. Кэш-память также может стать источником ошибок, поэтому в современных программах настройки BIOS (SetUp-программы или NSetUp) предусмотрено отключение кэш-памяти первого и/или второго уровней. Это позволяет локализовать неисправность, возникающую либо в основной DRAM, либо в кэш-памяти первого или второго уровней. Ошибки кэш-памяти второго уровня устраняются заменой ИМС кэш-памяти (для этого они часто устанавливаются в chip-sockets), но ошибки кэш-памяти первого уровня не могут быть устранены без замены самого CPU. Сохранить работоспособность РС при неисправности кэш-памяти можно, хотя и с некоторым снижением производительности АПС, если отключить кэш соответствующего уровня. Архитектура кэш-памяти может быть: с прямым отображением, частично ассоциативная и полностью ассоциативная. При прямом отображении (direct mapped cache) каждая ячейка DRAM отображается непосредственно в одну ячейку SRAM. Перепись информации из RAM в кэш и обратно осуществляется целым блоком в объеме кэша. При частично ассоциативной архитектуре каждая ячейка DRAM может отображаться в кэше по двум или более входам (каналам). При полностью ассоциативной архитектуре, в качестве разрядов-признаков используется все адресное пространство, а конкретная ячейка RAM может быть отображена в любом месте SRAM, при этом блоки в DRAM и кэш равнозначны не все время, а только после обратной переписи информации из кэш в RAM. Для поиска информации, в кэше организуется специальное поле указателей – тэгов (TAG RAM). Эти тэги ассоциируются с искомым адресом и, для их хранения, в контроллерах КЭШ организована специальная память признаков, также выполненная на SRAM. Частично ассоциативная память, чаще всего используемая на практике, разбивается на несколько областей. Внутри каждой области располагаются многобайтовые строки, содержащие как информацию, так и ключи поиска. В случае промаха, кэш-память заполняется построчно, причем обновляется строка из давно не использовавшихся данных. Этот принцип реализуется контроллером кэш-памяти и называется LRU (Least Recently Used – редко используемый). Обращение к кэш-памяти происходит по физическим адресам, включающим несколько полей: - младшее поле адреса (индекс-разряды) задает два или более входов в кэш, при этом в каждом наборе может быть несколько многобайтовых строк, - среднее поле адреса указывает на конкретную ячейку в наборе, - старшее поле – содержит информацию о том, имеется ли в кэше затребованный информационный массив, или нет. Существуют следующие способы записи информации DRAM в КЭШ: 1) метод сквозной записи (Write Through), при котором по шине памяти производятся две записи: одна – в RAM, другая – в кэш. При этом одновременно имеются две копии данных, одна в кэш, другая в RAM; 2) метод буферизованной сквозной записи (Buffered Write Through). При этом методе запись из CPU в кэш происходит сначала в буферные стеки дисциплины FIFO, а затем уже сам контроллер кэш переписывает стеки в DRAM. При этом дополнительного цикла записи не требуется, но некоторое время в DRAM и кэше находится разная информация: в кэш – новая, а в DRAM – старая. 3) метод обратной записи (Write Back) – самый эффективный метод. Он использует наименьшее число циклов записи, но требует для своей реализации дополнительной аппаратной поддержки и поэтому применяется только в мультипроцессорных системах. При этом методе в DRAM и SRAM содержится различная информация. При записи в кэш, устанавливается статусный бит (Dirty Bit – "грязный"), при обновлении кэш-памяти этот бит проверяется и, если он установлен, то из кэш в DRAM переписывается полная строка данных (Cache Line). Опасность такого способа заключена в том, что при случайном сбое в работе РС, обновленная информация, уже имеющаяся в кэш и еще не переписанная в ОЗУ, может потеряться. Контрольные вопросы. 1. Как выравниваются скорости работы CPU и DRAM? 2. Сколько уровней кэш-памяти могут иметь РС на базе CPU Pentium? 3. Как можно локализовать ошибки кэш-памяти? 4. Как сохранить работоспособность РС при неисправной кэш-памяти? 5. Какой архитектуры может быть организована кэш-память? 6. Какие существуют способы записи информации DRAM в кэш? 1.4.5.3) Подсистема ROM BIOS Память ПЗУ для ROM BIOS представлена двумя частями: - первая, системная, расположена на SB в двух чипах ПЗУМ 27565, по 32 Кбайт каждый, или в одном – на 64 Кбайт. Доступ к ROM BIOS осуществляется по целым словам, т.е. разряды адресной шины XA[1/0] всегда = 0 и обычно на SB есть перемычки (jampers) для возможности расширения адресов ROM до 128 Кбайт; - вторая – ROM-ловушки. Здесь размещаются программы-драйверы дополнения базовой версии BIOS новыми возможностями, при расширении или модификации аппаратных средств (HDD, дисплей и др.). Расположены эти ROM на картах контроллеров расширения соответствующих подсистем. Обе части BIOS при загрузке системы транслируются в теневую RAM (см. Карту стандартного распределения памяти под MS DOS, таблица 1.4.). Доступ к чипам ROM происходит через дешифратор адреса второй ступени (выход HIROM) в контроллере 303, активизацией сигнала ROMCS = L в контроллере 82С302. BIOS – это программное средство (Firm Ware), низший уровень ОС, реализующий интерфейс между аппаратной частью (Hard Ware) и операционной системой (DOS-Ware). Программы BIOS, написанные разными производителями (AWARD, AMI, PHOENIX и т. д.) и даже одной фирмой, но для разных моделей РС, отличаются. Более того, BIOS, написанная для той же модели РС той же фирмы, но разного времени выпуска также могут отличаться. Все эти варианты, как правило, между собой несовместимы. Содержимое ИМС ROM BIOS разделено на 3 части: 1) программа самотестирования РС (POST) и инициализации (загрузки) портов ВВ для всех устройств, поддерживаемых этой BIOS. Но некоторые программы BIOS расположены на картах расширения УВВ – это дополнение BIOS для тех УВВ, описаний которых нет в ПЗУ на SB. Выполнение POST-программы завершается прерыванием 13h (BootsTrup), которое инициирует загрузчик системных модулей (ядра DOS) с системного носителя – в ОЗУ. 2) программы обработки прерываний от УВВ, поддерживаемых системной ROM BIOS на SB или на картах расширения. 3) система подпрограмм обслуживания функций УВВ. Вторая и третья части тесно связаны между собой. Так, вызов программы взаимодействия с портами УВВ происходит через программные прерывания, а функция обслуживания вызывается из третьей части, по коду, хранящемуся в регистре AH CPU. Информация в ROMBIOS защищается от информационных ошибок с помощью циклической контрольной суммы (код CRC). Если какие-то функции УВВ требуются, но в BIOS не прописаны, можно либо заменить сам чип ROM BIOS (для этого он и смонтирован в ChipSocket), либо ввести специальные утилиты обслуживания, например, Disk Manager и т. п. Современные РС типа Pentium часто оснащаются другим типом ПЗУ для хранения ROM BIOS, так называемой Flash-памятью. Этот тип ППЗУ предоставляет возможность электрической перезаписи информации (EPROM) даже без извлечения модуля из РС. Это, с одной стороны, очень удобно, – можно внести изменения, добавить недостающие функции обслуживания, но имеется и отрицательная сторона дела: - прежде всего, нужно хорошо понимать зачем, что и как следует делать с Flash-памятью; - помнить, что EPROM имеет, хотя и достаточно большое (до 50), но все-таки ограниченное допустимое количество перезаписей , после чего характеристики хранения информации этой EPROM не гарантируются; - наконец, при штатной эксплуатации , имеющаяся на системной плате в районе Flash-памяти перемычка перепрограммирования должна быть установлена в положение запрет программирования . Иначе, при некоторых видах сбоев электроники или программ, информация в ROM BIOS, выполненной на флешь-памяти, может быть разрушена. И самое худшее, что может случиться, – это повреждение информации в подобной ROM BIOS, вследствие деструктивных действий некоторых компьютерных вирусов. При этом нормальное функционирование компьютера становится невозможным. Таблица функций УВВ сохраняется в ОЗУ, в 256-байтной области (BIOS DATA AREA), сразу за векторами прерываний, впрочем, программы-менеджеры памяти могут ее перемещать в область верхней памяти (UpperMemory). Доступ к ROM BIOS со стороны CPU по адресам, обеспечивается через шину расширения адреса ХА [23/00], а по данным – через буфер данных 82А305 (рисунок 1.3). Теневые области оперативной памяти. В компьютерах с микропроцессорами 386 и выше, обмен данными с памятью осуществляется по 32- или 64-разрядным шинам, а обращение к ПЗУ ROMBIOS – только по 16-разрядному тракту. Контроллеры с собственными ROMBIOS могут обращаться к системной плате лишь по 8-разрядному тракту, что существенно снижает общую производительность машины. Кроме того, быстродействие ПЗУ значительно ниже, чем у существующих микросхем динамического ОЗУ. Например, задержка выборки из лучших ИМС ПЗУ составляет 150-200 нсек, тогда как для современных ИМС ОЗУ – всего десятки и даже единицы наносекунд. Для преодоления этого недостатка, применяется копирование содержимого ROMBIOS в 32-разрядную основную память. Этот прием называется созданием теневой памяти (shadowing). Теневая память создается внутренним устройством управления памятью MMU микропроцессора. MMU копирует код ПЗУ в определенную область ОЗУ и присваивает ей те же адреса, по которым она исходно располагалась в ПЗУ, после чего доступ к самим ИМС ПЗУ отключается. Эта часть ОЗУ теперь рассматривается тоже как ПЗУ и защищается от записи. Применение, для организации теневой памяти, менеджера верхней памяти, стоит потери участка расширенной памяти, объемом, равным объему ПЗУ, для которого эта теневая память создавалась. Иногда области ОЗУ, не используемые под теневую память, переадресуются так, чтобы не получалось разрывов в адресном пространстве памяти. Но переадресация возможна только по целым сегментам, с точностью до 16 Кбайт, так что приходится “выбрасывать” иногда вплоть до 384 Кбайт памяти, чтобы можно было организовать доступ к верхней памяти РС. Это особенно заметно, когда при выполнении процедуры POST для РС, с установленными физически 4 Мбайт памяти (4096 Кбайт), выводится сообщение о наличии всего 3712 Кбайт ОЗУ. Это значит: 4096 Кбайт – 3712 Кбайт = 384Кбайт “потерялись”. Это и есть созданная теневая память, которая физически существует, но исключена из нормальной работы ОЗУ, т. к. в ней хранятся копии системного, видео, жестких дисков и проч. ROMBIOS. Контрольные вопросы. 1. На каких типах ПЗУ может быть организована подсистема ROM BIOS? 2. Для чего, главным образом, используется ROM BIOS? 3. Зачем ROM BIOS копируется в DRAM? 4. Что делается для защиты копии ROM BIOS в DRAM? 5. Как защищается от ошибок сама ROM BIOS? 6. В чем достоинства и недостатки flash-ROM BIOS? 7. Как ускоряется работа с ПЗУ ROMBIOS в РС? 1.4.5.4) Подсистема CMOS -памяти и часов реального времени RTC В РС ХТ аппаратная конфигурация РС (объем памяти, количество и типы дисководов, тип видеоподсистемы и т. п.) задавались DIP-переключателями, состояние которых опрашивалось системой BIOS перед выполнением POST-программы. При изменении аппаратной конфигурации (реконфигурировании АПС) требовалось изменять состояние этих переключателей на системной плате вручную, что не просто, т. к. их назначение и расположение на системной плате специфично для каждого ее типа. В РС/АТ, для хранения подобной информации, состав которой, кстати, заметно расширился, ввели специальную микросхему памяти небольшого объема, питание которой при выключенном компьютере осуществляется от специальной батарейки или аккумулятора. В ту же микросхему поместили и часы-календарь (чтобы часы не останавливались, когда компьютер выключен). А чтобы снизить потребление мощности от батарейки, выбрали структуру КМОП (CMOS – ComplimentaryMetal-Oxide-Semiconductor – комплиментарный полупроводник, выполненный по металло-оксидной технологии на полевых транзисторах). Эта память и часы – CMOSMemoryandRealTimeClock (RTC) стали стандартным элементом архитектуры РС/АТ. Содержимое этой памяти, время и дату модифицировали сначала с помощью внешней загружаемой утилиты SetUp, а позже эту утилиту встроили в BIOS. Эта микросхема CMOSRTC имеет встроенную систему контроля питания, отслеживающую разряд батареи ниже допустимого уровня. При разряженной батарее BIOS при загрузке ОС выводит на монитор сообщение типа: CMOS battery state low CMOS display type mismatch RUN SETUP UTILITY Press <F1> to RESUME (низкое напряжение батареи питания CMОS-памяти. Содержимое CMOS-памяти неправильно. Запустите утилиту SETUP. Нажмите F 1 для ее вызова). Отсутствие ошибок в CMOS-памяти, проверяет BIOS при загрузке ОС, с помощью контрольной суммы, формирующейся при модификации содержимого CMOS-памяти и хранящейся в ней же. Доступ к ячейкам CMOSRTC осуществляется CPU через порты ввода-вывода 70h (адрес ячейки) и 71h (данные). Назначение ячеек SMOSRTC приведено в таблице 1.5. Таблица 1.5. Стандартное назначение ячеек CMOS RTC . Адрес Назначение 00 - 09h Ячейки RTC в BCD -формате: 00 – секунды 01 – секунды будильника 02 – минуты 03 – минуты будильника 04 – часы 05 – часы будильника 06 – день недели 07 – день месяца 08 – месяц 09 – год (2 младшие цифры) 0Ah RTC Status Register А (регистр состояния) Бит 7 – обновление времени (0- готов к чтению) Биты 6:4 – делитель частоты )для 32,768 КГц = 010 Биты 3:0 = 0110 – выходная частота меандра 1024 Гц 0Bh RTC Status Register B ( регистр состояния ) бит 7 – остановка часов (0= нормальный ход) бит 6 – разрешение прерываний (0= запрещено) бит 5 – разрешение прерываний от будильника (0= запрещено) бит 4 - разрешение прерываний по окончании смены времени (0=запрещено) бит 3 – разрешение выходного меандра (0=запрещено) бит2 – формат BIN/BCD# бит 1 – 24/12# -часовой режим бит 0 – зимнее/летнее время (0= переключение запрещено) 0Ch RTC Status Register C – флаги прерываний : бит 7 – IRQF – общий запрос прерываний бит 6 – PF – периодические прерывания бит 5 – AF – прерывание от будильника бит 4 – UF – прерывание по смене времени биты 3 – 0 – зарезервированы 0Dh RTC Status Register D Бит 7 – питание (1 – норма, 0 – разряд) Биты 6:0 - зарезервированы 0Eh POST Diagnostic Status Byte^ Бит 7 – power Lost (терялосьпитание CMOS) Бит 6 – Checksum Bad Бит 5 – Bad config Бит 4 – RAMSizeError – определенный тестом размер ОЗУ не соответствует записи в CMOS Бит 3 – HDDError Бит 2 – TimeValid- формальная ошибка часов-календаря (напр. 30 февраля, 25 часов) Биты 1:0 – зарезервированы 0F Shutdown Code – используется POST для определения предыстории останова: 00 – аппаратный или программный сброс 01 – размер памяти определен 02 – тест памяти прошел 03 – ошибка в тесте памяти 04 – POST завершен, идет загрузка системы 05 – JMPFAR [0%0467h] с инициализацией контроллера прерываний 06 – тест защищенного режима прошел 07 – ошибка в тесте защищенного режима 08 – ошибка определения размера памяти 09 – перемещен блок ExtendedMemory (INT 15h) 0A – JMPFAR [0^0647h] без инициализации контроллера прерываний 0В – используется 80386 10h Типы НГМД: Биты 7:4 – дисковод А Биты 3:0 – дисковод В 0= нет, 1 = 360 Кбайт, 2 = 1,2 Мбайт, 3 = 720 Кбайт, 4 = 1,44Мбайт 11h Зарезервирован 12h Типы НЖМД: Биты 7:4 – привод 0 Биты 3:0 – привод 1 0 = нет, 1 – Eh = типы 1 – 14, Fh = тип в байте 19h (для второго привода – в 1Ah) 13h Зарезервирован 14h Установленное оборудование: Биты 7:6 – количество НГМД (00 = 1, 01 = 2) Биты 5:4 – тип первичного видеоадаптера (00 = RGA или VGA, 01 = CGA 40 столбцов, 10 = CGA 80 столбцов, 11 = MDA 80 столбцов) Биты 3:2 – зарезервированы Бит 1 = 1 – математический сопроцессор подключен Бит 0 = 1 – есть НГМД 15 – 16h Размер базовой памяти, Кбайт ( Low / High ) 0280 h = 640Кбайт 17 – 18h Размер расширенной памяти, Кбайт ( Low / High ) 19, 1Ah Расширенный тип диска C , D 1B – 2Dh Зарезервированы 2E – 2Fh Контрольная сумма CMOSc 10h по 20h (High/Low) 30n – 31h Реальный размер расширенной памяти, Кбайт(Low/High) 32 – 33h Используются в PS/2 33h Флаги POST: Бит 7 – наличие 128 Кбайт ОЗУ под границей 1 Мбайт (1 = есть, теневая память доступна) Бит 6 – флаг SetUp (1 = первая загрузка после выполнения флаг SetUp, обычно = 0) 34 – 3Fh Зарезервированы ( можно писать свою информацию для привязки ПО к машине) 38 – 3Fh В PS/2 – пароль, доступ по несуществующим адресам 78 -7Fh Cвободные ячейки CMOSRTC 34-3Fh иногда используют для привязки программного обеспечения к конкретному компьютеру, которая выполняется в процессе инсталляции ПО. В этом случае, если не сохранять образ CMOS-памяти на диске, то, при разрушении информации в CMOS, право на использование данного ПО в данном компьютере потеряется. Контрольные вопросы. 1. Как задавались параметры аппаратной конфигурации в РС/ХТ? 2. Где хранятся параметры конфигурации в РС\АТ? 3. Почему для CMOSRTC используются КМОП-структуры? 4. Как осуществляется доступ к ячейкам CMOS-памяти? 5. Как модифицируется содержимое CMOS-памяти? 6. Каким способом информация CMOS-памяти защищается от ошибок? 1.5 Периферийные устройства РС Вычислительная часть компьютера (АПС) включает в себя центральный процессор с его обрамлением (обвеской), подсистему оперативной памяти вместе с кэш-памятью и их контроллерами и подсистему ROM BIOS, размещенные на системной плате. К внешним (периферийным) устройствам вычислительной системы относятся все те устройства ввода-вывода, устройства массовой памяти, аудио подсистему и т. д., которые подключаются к вычислительной части ВС через системную шину . Их номенклатура, как правило, различна для разных АРМ и состоит из базовой системы ввода-вывода оперативной (управляющей) информации и – дополнительного периферийного оборудования. Собственно базовая часть системы ввода-вывода оперативной информации тоже может изменяться в зависимости от классов задач, на которые ориентировано данное АРМ. Тем не менее, с персональным компьютером общего применения поставляется минимальный набор средств ввода-вывода для длительного и архивного хранения Soft-продуктов и информационных баз данных самого компьютера. 1.5.1 Система ввода-вывода оперативной информации Система ввода-вывода оперативной информации ЭВМ включает в себя клавиатуру и дисплей, обязательно входящие в ВС. В случае РС, в базовый комплект дополнительно могут входить манипулятор типа "мышь", или трекбол, или сенсорная панель и джойстик. 1.5.1.1) Средства ввода оперативной информации Обычная клавиатура выполняется на контактных или бесконтактных датчиках нажатия клавишей. Простейшие клавиши при их нажатии просто замыкают столбец выбора со строкой выбора нажатой клавиши. Это – клавиши шилдовой конструкции, самые простые и дешевые. Их недостатки: малая надежность, из-за возможности попадания пыли и вязких жидкостей под контакты, и – ограниченный срок службы контактов вследствие усталости металла и окисления. Разновидностью шилдовой клавиатуры является пленочная (мембранная) клавиатура, в которой контактные площадки и замыкающие перемычки выполнены печатным способом на гибком слое диэлектрика (лавсановой или ПЭТФ-пленке). Эта клавиатура менее чувствительна к пыли, влажности, но и менее долговечна, чем шилдовая, из-за старения пленки, не вполне удобна в эргономическом смысле (оператору привычнее получить какой-то тактильный "отзыв" на нажатие, иначе он непроизвольно начинает сильнее давить на клавиши, от чего больше устают пальцы). Такие типы клавиатуры технологически проще, следовательно – дешевле. Лучше работают клавиатуры герконовой конструкции (ГЕРметизированный КОНтакт), где контакты клавишей герметизированы в стеклянной ампуле и управляются миниатюрным постоянным магнитом, перемещаемым плунжером клавиши. Магнит должен перемещаться вдоль оси геркона, иначе чувствительность геркона падает, и надежность срабатывания уменьшается. Контактные пластинки геркона выполняются не из стали, а для уменьшения остаточной намагниченности – из чистого железа. Иначе, остаточно намагниченные пластинки останутся притянутыми друг к другу и при отсутствии внешнего магнитного поля. Чистое железо, как известно, очень активно окисляется, поэтому ампула заполняется восстановителем окислов – водородом. Тем не менее, герконовая клавиатура все-таки не очень надежна, – иногда возникают "залипания" контактов из-за остаточной намагниченности контактов. Кроме того, герконовая клавиатура толще пленочной или шилдовой, так как герконы приходится располагать вертикально. Более надежны клавиши с датчиками Холла. Эффект Холла заключается в том, что если через кристалл полупроводника пропустить электрический ток, то на боковых гранях кристалла разности потенциалов не образуется. Но если этот кристалл с током поместить в магнитное поле, перпендикулярное направлению тока, то на боковых гранях, перпендикулярных как направлению тока, так и направлению магнитного поля, образуется разность потенциалов, пропорциональная силе тока и напряженности магнитного поля. Устроены клавиши с датчиками Холла так, что при нажатии клавиши постоянный магнит перемещается плунжером в зону датчика, а при отпускании – выходит из нее. Это вполне надежная клавиатура, но достаточно дорогая, ими снабжаются специальные, а не простые персональные компьютеры. Другой способ съема нажатия клавиш использует магниторезистивный эффект – свойство некоторых материалов, в том числе и полупроводниковых, изменять свое сопротивление в зависимости от напряженности магнитного поля. Клавиши с датчиками Холла или магниторезисторами часто имеют встроенное в модуль клавиши электронное пороговое устройство (триггер Шмидта), которое четко фиксирует нажатие-отпускание клавиши и устраняет "дребезг контакта", свойственный всем контактным системам. Встречаются клавиатуры с емкостными датчиками нажатия, когда при нажатии на клавишу увеличивается емкость между строкой и столбцом матрицы клавишей. Они тоже достаточно надежны, но требуют для своей работы высокочастотного генератора не только для синхронизации микроЭВМ контроллера любой клавиатуры, но и дополнительного генератора для датчиков клавиатуры емкостного типа. При установке клавиатуры в РС следует убедиться, что BIOS правильно реагирует на скан-коды, выдаваемые KBD. Клавиши в узлах матрицы располагаются чаще по системе QWERTY, реже – по системе Дворака-Дилея , а для русифицированных машин – по системе ЙЦУКЕНГ , однако, существуют и другие варианты расположения клавиш, на скан-коды которых BIOS может реагировать неадекватно. При нажатии шилдовой, пленочной или герконовой клавиши сопротивление контакта уменьшается теоретически от бесконечности до нуля, но практически в меньших пределах и, что хуже всего, – немонотонно, что вызывает так называемый "дребезг контакта", приводящий к тому, что контроллер клавиатуры фиксирует несколько нажатий и отпусканий при каждом однократном нажатии клавиши. Это проявляется в виде нескольких повторов приема кода нажимаемой клавиши. Для уменьшения "дребезга контактов", в простых KBD на каждую клавишу ставился интегрирующий RC-фильтр. Это самое простое, но не самое лучшее решение: RC-фильтр заметно уменьшает сигнал, снимаемый с клавиши, его частотные характеристики не оптимальны, он плохо фильтрует низкочастотные составляющие и задерживает сигналы нажатий клавишей. В кодирующей клавиатуре IBM PC и его клонов, для защиты от "дребезга", контроллером KBD вводится задержка в несколько миллисекунд от появления первого сигнала нажатия до его обработки, за которые дребезг должен закончиться. Достаточно совершенная система антидребезговой защиты включает до 128 попыток чтения нажатой клавиши и код сканирования матрицы клавишей считается достоверным, только если не менее 32 попыток подряд дают один и тот же код, иначе код считается фантомным и отфильтровывается. Манипулятор "мышь" очень удобен при работе с графикой и оболочками ОС, использующими пиктограммы, но он может только фиксировать координаты курсора на экране, а вводить символьную информацию "мышью" слишком долго и неудобно. Одна разновидность манипулятора "мышь", Mouse Serial, подключается к СОМ-порту и использует IRQ4 для СОМ1 или IRQ5 для СОМ2. Другая, SystemMouse, подключается к системной шине через специальный контроллер. Распределение сигналов на разъеме последовательной "мыши" следующее: DATA – 2 / 3, GND – 5 / 7, +5 V – 4, 7 / 4, 20, -5 V – 3 / 9. Здесь номера контактов перед символом слэж относятся к 9-контактному разъему СОМ-порта, а после – к 25-контактному. Манипулятор трекбол – вращающийся шар, также предназначен для фиксации координат курсора на экране монитора. Он не требует дополнительного места на столе, более надежен в работе (нет соединительного кабеля) и часто используется в РС конструкций LapTop. Работать с ним менее удобно, чем с мышью, так как для нажатия кнопок на "мыши" у вас свободны пальцы, а для работы с трекболом приходится переносить пальцы на кнопки. В последнее время в РС, особенно конструкций LapTop, применяется сенсорная панель , называемая также Wersa Glade илиThouch Pad . Она очень удобна при работе с ОС, использующими пиктограммы, и не имеет недостатков “мыши” и трекбола. Для работы с ней нужно просто водить пальцем по небольшой сенсорной панели, расположенной на стандартной клавиатуре и курсор на экране повторяет движения пальца по сенсорной панели. Еще один вид манипулятора – TrackPoint, представляет собой небольшую кнопку, расположенную на стандартной клавиатуре в районе малой клавиатуры управления курсором. По сути эта кнопка работает как джойстик: в зависимости от направления нажатия на нее – влево, вправо, вверх или вниз в том же направлении смещается и курсор на экране. TrасkPoint нажимают средним пальцем, а указательным и безымянным можно нажимать две другие, рядом расположенные клавиши, которые функционально идентичны левой и правой кнопкам “мыши”. Манипуляторы типа джойстик предназначены исключительно для игр, авто- флай- и им подобных симуляторов. Джойстики выпускаются в двух модификациях: - Кемпстон-джойстик, и - пропорциональный джойстик. Первый только фиксирует положение рукоятки подобно клавишам управления курсором на стандартной клавиатуре, а пропорциональный работает как "мышь", смещая курсор на экране монитора пропорционально углу отклонения рукоятки джойстика от вертикального положения. Оба джойстика используются исключительно с игровыми программами и симуляторами (имитаторы управления автомобилем, самолетом и т. п.). Все вышеперечисленные устройства ввода требуют именно своих, специализированных средств программной поддержки (Firm Ware), т.е. соответствующих программ и драйверов. К устройствам для массового или специального ввода информации в РС относятся сканеры, дигитайзеры (сколки) и т. д. Контрольные вопросы. 1.Какие устройства входят в подсистему ввода-вывода оперативной информации РС? 2. Какие типы клавиатур используются в ПЭВМ? 3. В чем достоинства и недостатки KBD шилдовой системы? 4. Какие типы клавиатур наиболее надежны в работе? 5. Какие меры антидребезговой защиты применяются в РС? 6. Какие типы манипуляторов используются в РС? 7. КакподключаетсякРС serial mouse? system mouse? 8. Что за манипулятор Wersa Glade? 9. Какие разновидности джойстиков используются в РС, их особенности и области применения. 1.5.1.2) Средства вывода оперативной информации Для вывода оперативной информации из РС используются дисплей и регистрирующие устройства – принтеры. Дисплей может быть выполнен: - на вакуумном кинескопе телевизионного типа, - на жидкокристаллической панели, - на газоразрядной панели, - на светодиодной матричной панели. Видеомонитор на вакуумном кинескопе д ля обычного домашнего, офисного, управленческого использования часто подходит лучше всего. Он использует давно отработанный в телевидении способ формирования цветного изображения, обладает вполне хорошими скоростными характеристиками, высоким разрешением, яркостью и контрастностью, но тяжел по весу, громоздок, боится ударов и требует для своего питания высоких напряжений (до 25 киловольт), в связи с чем, имеет повышенный фон мягкого рентгеновского излучения. Но последнее заметно снижается применением специальных светофильтров или особой технологией изготовления стекла экрана, а остальные недостатки для стационарных условий эксплуатации не столь существенны. Жидкокристаллическая панель (ЖКИ) имеет малый вес, конструктивно плоская, очень экономична, не требует для питания высоковольтных источников питания, мало чувствительна к ударам и пыли. По сравнению с видеодисплеями телевизионного типа, ЖКИ-панель имеет почти такую же разрешающую способность, но несколько уступает TV-дисплеям по скоростным характеристикам. Видеокарта поддерживает полосу частот видеосигнала в 35 МГц, что соответствует минимальному времени релаксации пикселей дисплея порядка 30 мксек. Дисплей на ЭЛТ практически обеспечивает время релаксации порядка 100 мксек, тогда как время релаксации современных ЖКИ-панелей превышает 8 мсек. Кроме того, качество изображения на ЖКИ-панели зависит от направления взгляда: при обзоре ЖКИ-панели с углов более 300 от перпендикуляра к плоскости экрана, изображение теряет четкость и цветовую яркость. Так что ЖКИ-дисплеи для работы со скоростными мультимедийными приложениями, могут быть рекомендованы только с известными ограничениями. В последних моделях ЖКИ-дисплеев многие из их недостатков уже устранены использованием современных высоких технологий, поэтому сейчас компьютеры все больше комплектуются именно ЖКИ-мониторами. Газоразрядные панели используют свечение разреженного газа в электрическом поле. Плоские, легкие, но только монохромные, с относительно невысокой разрешающей способностью и требуют для своего питания повышенного напряжения (100-120 вольт). Используются в РС специального назначения. Светодиодные панели (СДП) – плоские, яркие, управляются низким напряжением, цветные, ударопрочные, быстрые, но их разрешающая способность уступает телевизионным кинескопам и ЖКИ-панелям, так как каждый цветной пиксель образован тремя светоизлучающими кристаллами полупроводника, да и мощность потребления СДП довольно значительна (порядка 500 Вт). Интерфейс видеоподсистемы. Видеосигналы управления монитором вырабатываются не системной платой, а на адаптерах-контроллерах монитора, вставляемых в слот расширения системной шины, или интегрированных непосредственно на системную плату компьютера. Плата (карта) видеомонитора, называемая также видео-картой, содержит схему поддержки алфавитно-цифровой информации, она же может поддерживать режим побитовой графики , в отличие от векторной графики, когда изображение формируется не из точек, пикселей, а из отрезков линий. Видеокарта, в зависимости от ее назначения, может вырабатывать следующие сигналы: - полный видеосигнал (выведен на разъем RCA), - набор RGB-сигналов и сигналов строчной и кадровой синхронизации (выведен на 9- или 12-контактный разъем, расположенный под разъемом RCA). RCA работает с видеовходом монитора подобно видеоплейеру с телевизором. В этом случае, дисплей должен уметь работать с полным видеосигналом, характеристики изображения при этом получаются несколько хуже, а монитор – сложнее. RGB- монитор обрабатывает: - три цветовые составляющие: R, G и В (красная, зеленая, синяя), - сигнал яркости (интенсивности), - сигналы синхронизации растра. Видеокарта содержит встроенную RAM, в которую программно записываются страницы информации, подлежащие выводу на дисплей. Видеопамять (VDRAM) видео-карты имеющая объем 256 Кбайт и более, начинается с адреса, определяемого типом видеосистемы (MDA, CGA, VGA, SVGA) и содержит в алфавитно-цифровом режиме по два байта на символ – код символа ASCII и код атрибута символа. Код атрибута определяет цвет символа, цвет фона, яркость символа, негативность высветки символа, режим мерцания. В чисто графическом режиме, не работе псевдографикой, при которой каждый элемент деловой графики – тоже некоторый символ, видео-RAM содержит полную бинарную копию экрана с атрибутами каждого пикселя. Контроллер видеокарты для этого должен быть соответственно перепрограммирован. Для вывода на экран алфавитно-цифровой (АЦ) информации, код символа ASCII должен быть переработан в точечный образец символа, который в дальнейшем и будет воспроизведен на экране. Это преобразование происходит в ПЗУ (или ОЗУ) знакогенератора видеоконтроллера. Опрос знакогенератора происходит по адресам, соответствующим ASCII-кодам символа, из которых считывается уже матрица 8х8 или более точек, составляющая собственно образ символа на экране. Упрощенная блок-схема видеоадаптера VGA приведена на рисунке 1.9. ┌─────┐ ┌──────┐ ┌─────┐ ┌────┐ канал в/в │ ШнФ │ │видео-│ │ ПЗУ │ ┌──────┐ │ ЦАП│ сигнал ─────────>│ │──┬──>│память│────>│ │──>│Рг сдв│──>│ │──────> │ │ │ │ │ │ │ ┌>└──────┘ │ │ яркости └─────┘ │ └──┬───┘ └──┬──┘ │ ┌─────────>│ │ │ │ряд в строке│ │ │ гаш.курс │ │ │ ┌──┴──┐─────────┘ сдв│ │ ┌──────>└────┘ ┌───────┐ └──>│контр│──────────────┘ │ │ аттр. │ген. ТИ│────>│ ЭЛТ │────────────────┘ │ └───────┘ │ │───────────────────┘ RGB │ │──────────────────────────────────────> │ │ ┌─────────┐ ┌─────┐ КСИ │ │─────>│секвенсор│────>│ ФКИ │─────────> │ │ │ │─┐ └─────┘ └─────┘ └─────────┘ │ ┌─────┐ ССИ └──>│ ФСИ │─────────> └─────┘ Рисунок 1.9.. Блок-схема видеоадаптера VGA. На приведенной схеме: Контроллер ЭЛТ – основная компонента адаптера – СБИС VGA IC. Генератор точек символов – ПЗУ МК3600 от 8х8 до 9х16 точек в матрице символа. Видеопамять – 4 секции по 64 Кбайт. Рг сдв – регистр сдвига, преобразующий параллельный код строки матрицы символа в последовательность яркостных точек в строке экрана. ЦАП – добавляет к ним бланкирующие сигналы и сигналы гашения обратного хода луча, а также определяет режим вывода символа (яркий, мигающий и т. д.) и формирует амплитудно-модулированный сигнал яркости для ЭЛТ. Контроллер ЭЛТ, в зависимости от атрибутов символа, формирует сигналы цветов символа и фона, мерцания, негативности, яркости. Секвенсор формирует сигналы кадровой (КИ) и строчной (СИ) синхронизации генераторов разверток дисплея. ФКИ и ФСИ – формирователи кадровых и строчных импульсов синхронизации соответственно. Генератор ТИ синхронизирует работу видеоадаптера и имеет две кварцованные частоты 25,175 и 28,322 МГц; меньшая – для вывода 8-битовой строки символа, большая – для 9-битовой. Разрешающая способность дисплея программируется в секвенсоре через контроллер ЭЛТ. Сам контроллер ЭЛТ тоже программируется и, используя информацию об атрибутах символа из VIDEO-RAM, управляет цветовыми и яркостным каналами, вырабатывает синхросигналы разверток, следит за тем, чтобы номер строки выводимого символа соответствовал строке на экране, определяет частоту сдвига в регистре сдвигов, в зависимости от требуемого разрешения (числа точек в строке), и регенерирует VIDEO-RAM. В нем же есть регистр положения курсора на экране и признак его выключения. Для повышения разрешающей способности дисплея против телевизора, где частота строк составляет 14600 Гц, видеомонитор работает с частотой строчной развертки 31500 Гц, а кадровой – 60-100 Гц, против телевизора, где полукадровая частота 50 Гц при чересстрочной развертке. Получаемая при этом разрешающая способность видеомонитора составляет от 640х480 до 1600х1200 пикселей по горизонтали и вертикали соответственно, в зависимости от типа и режима работы видеомонитора. Полоса частот канала яркости видеомонитора составляет 35 МГц (скорость включения/выключения пикселей) вместо 4,5 МГц в телевизоре. Разъем интерфейса видеомонитора VGA – 9-контактный, типа DIN, со следующим распределением сигналов: 1 – GND (0 в) 2 – GND 3 – R (красный) 4 – G (зеленый) 5 – B (синий) 6 – I (яркость) 7 – не задействован 8 – КСИ 9 – ССИ. Упрощенная блок-схема монитора VGA приведена на рисунке 1.10. /│ ┌─────────┐ ОС / │ ┌─────┐ ┌─────┐ ┌─────┐ │ ┌─────│ ───────────────────/ │ R ──>│ бу- │ │сигн.│ │видео│───┘ │ │) ││R ┌──\ /───┐ фокус │ G ──>│феры │──>│проце│──>│усил.│───────│─│────┐ │ \/ │ ┌┐ │ B ──>│ │ │ссор │ ┌>│ │───┐ │ │) ││G │кк /\ ск │ ││ │ └─────┘ └─────┘ │ └─────┘ │ │ │ │ / \ │ ││ │ ┌────┐ ┌──────┐ │ │ │ │) ││B │ / \ │ ├┘ │ I ──>│ буф│──>│канал │─┘ └───┼─┼───┘ │ │ │ │ │ │ └────┘ │ ярк. │гашение обр. хода└──────────────────────────\ │ └──────┘───────────────────┘ │ │ │ │ │ \ │ ┌──────────────────────────────────┘ │ │ │ │ ┌─\│ │ ┌────────┐ ┌───┐ ┌────┐ │ │ │ │ │ КСИ ┌─────────┐└─>│фазовый │ │ГСР│ │ УС │───────│────┘ │ │ │ ──>│интерфейс│──>│детектор│──>│ │──>│ СР │───────│───────│─┘ │ ──>│ СИ │─┐ └────────┘ └───┘ │ │───────│───────│────┘ ССИ └─────────┘ │ └────┘ │ │ +25 Кв │ ┌───┐ ┌─────────────────────────┘ │ на 3-й │ │ │ └>┌────┐ ┌────┐ │ анод └──>│ГКР│──>│ ОУ │────>│ УС │───────────────┘ └───┘ └────┘ │ КР │ ┌───────┐ └────┘ 220в 50Гц │ Б П ├───> +120v ─────────>│ ├───> +80v │ ├───> +24v │ ├───> +5v │ ├───> +12v └───────┘ Рисунок 1.10. Блок-схема монитора VGA. На приведенной схеме: ФАЗОВЫЙ ДЕТЕКТОР СТРОК обеспечивает синхронизацию по фазе сигналов строчной развертки с синхроимпульсом ССИ от видеоадаптера. ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ (ОУ) в канале КСИ, поддерживает начало развертки кадра синхронно с КСИ от видеоадаптера и корректирует фазу КСИ в зависимости от реального положения луча. Это позволяет точно выдерживать синхронизацию, устраняя дрожание пикселей и обеспечивая высокую разрешающую способность монитора. ВЫХОДНОЙ КАСКАД СТРОЧНОЙ РАЗВЕРТКИ (УС СР) кроме формирования линейного тока развертки лучей в отклоняющей системе, вырабатывает высокое напряжение на фокусирующие электроды ЭЛТ (+6 КВ) и питание 3-го анода кинескопа (+25 КВ). Блок питания монитора вырабатывает напряжения для выходных усилителей каналов яркости, цветности, строчной и кадровой разверток и дополнительно – напряжения +5 в, +12 в, +24 в для питания логики управления монитором. Монитор VGA имеет высокое разрешение и подключается только к адаптеру VGA, но сам адаптер VGA может эмулировать также сигналы адаптеров CGA и EGA, т.е. позволяет работать с программами, рассчитанными на VGA, EGA и CGA. Аналоговые входные сигналы RGB обеспечивают бесконечное число уровней, но видеоплата генерирует только 256 цветов. Сигналы цветности поступают на модуляторы соответствующих цветовых пушек кинескопа, а сигнал яркости - на их катоды. К устройствам вывода из РС (АРМ) для получения "твердых копий" информации относятся принтеры, плоттеры (графопостроители) и другие подобные устройства. Контрольные вопросы. 1. Какие типы дисплеев используются в РС? 2. В чем достоинства и недостатки ЖК-дисплея? 3. В чем достоинства и недостатки светодиодных матриц? 4. Какой тип дисплеев чаще всего используется в РС DeskTop и почему? 5. Какие функции выполняет видеокарта? 6. Какие составляющие имеет RGB видеосигнал? 7. Для чего служит видеопамять? 8. Где фактически расположена видеопамять? 9. Чем отличается информация видеопамяти в режиме графики от текстового режима? 10. Какой код принимает и обрабатывает видеосистема в текстовом режиме? 11. Каково назначение фазового детектора строк в видеомониторе? 12. Какую задачу выполняет операционный усилитель в канале кадровой синхронизации видеомонитора? 1.5.2 Система внешней памяти 1.5.2.1) Накопители на гибких магнитных дисках В компьютерах IBM и совместимых с ними, использовалось более 30 типов НГМД, различающихся диаметром дискеты, высотой накопителя, плотностью записи и другими параметрами. Применялись дискеты диаметром 5,25" и 3,5" с удвоенной плотностью (40 дорожек на две поверхности 5,25" дискеты) и учетверенной (80 дорожек). В первом случае емкость дискеты составляет 360 Кбайт, во втором – 1,2 Мбайт. 3,5" дискеты имеют тоже 80 дорожек на каждой их двух поверхностей дискеты и емкость 1.44 Мбайт (дискеты емкостью 2,88 Мбайт появились, но широкого распространения не получили, из-за недостаточной надежности хранения информации). Поперечная плотность записи часто обозначается числом дорожек на дюйм TPI (Track-Per-Inch). Так, дискеты с 48-ю TPI – двойной, а с 96-ю TPI – учетверенной, или высокой (high) плотности. Продольная плотность – это число бит на дюйм длины дорожки. Так как запись на дорожке концентрическая, а диаметр дорожек разный (у периферии диска – больше, а у центра – меньше), продольная плотность записи для разных дорожек дискеты разная, но число записанных импульсов (бит) на дорожку, в общем случае, одинаково и не зависит от номера дорожки. Стандартные параметры дисководов определяют: - диаметр дискеты, - высоту дисковода, - плотность записи, - тип интерфейса, - скорость вращения диска. Для стандартных FDD PC расположение дорожек и число сторон неизменны, и определяются типом дисковода, а число секторов на дорожку и размер сектора определяются программно, в процессе форматирования дискеты. Поэтому гибкие диски еще называют дисками с программной разметкой секторов (Soft-Sector). Размер сектора НМД , поддерживаемый системой BIOS, может быть 128, 256, 512 и 1024 байт, но MS DOS ориентирована на размер сектора только в 512 байт. Контроллеры дисководов в РС/ХТ и /АТ-286 используют частоту синхронизации 250 КГц (емкость 360 Кбайт), а РС/АТ-386 и выше – 500 КГц. Дисководы 5.25" могли иметь следующие емкости: - одинарная плотность – 180 Кбайт (уже не встречается), - двойная плотность – 360 Кбайт (использовались только в очень старых РС-286), - высокая (учетверенная) плотность – 1.2 Мбайт. Дисководы 5,25”, как и дискеты для них, уже сняты с производства и могут встретиться только в очень старых компьютерах; впрочем, дисководы 3,5” уже тоже не перспективны, т.к. вытесняются более емкими, надежными, совершенными устройствами обмена информацией между компьютерами – компакт-дисками, DVD-дисками и дисководами и миниатюрными устройствами флешь-памяти. Дисководы 3,5" более совершенны, чем 5,25” и могли иметь следующие емкости: - 720 Кбайт (нормальная) – сейчас уже не встречается, - 1.44 Мбайт (высокая) – обычная для современных РС, - 2.44 Мбайт (высшая)– в серию так и не вышел. Дисководы 5,25" на 360 Кбайт имели скорость вращения дискет 300 об/мин и 40 дорожек на каждую из сторон, дисководы 5,25” на 1.2 Мбайт имеют скорость вращения диска 360 об/мин и содержат по 80 дорожек на каждую сторону. Дисководы 3.5" емкостью 1.44 Мбайт имеют носитель с высокой разрешающей способностью и позволяют размещать 80 дорожек на сторону с 17 секторами на дорожку. При этом линейная плотность записи на таком диске может быть даже выше, чем у некоторых старых жестких дисков с 17 секторами на дорожку. Так как скорости вращения дискет в дисководах невелики и повреждений головками магнитного покрытия дискет на таких скоростях не происходит, головки в рабочем положении прижимаются к поверхности дискет тарированными пружинками. Для автоматического опознавания контроллером дисковода допустимой плотности записи на дискетах, в накопителях 3.5" имеется датчик плотности записи, а дискеты на емкость 1,44 Мбайт – специальное отверстие. Датчик дисковода определяет наличие или отсутствие этого отверстия и информирует контроллер о необходимой плотности записи, что определяет тактовую частоту и уровень тока записи в головке. Совместимость дисководов разной плотности. При работе на дисководе высокой плотности с дискетой удвоенной плотности возникают проблемы, Связанные с тем, что ширина дорожки на дискете емкостью 1.2 Мбайт вдвое меньше, чем на дискете емкостью 360 Кбайт: - если дискета отформатирована на дисководе 360 Кбайт и записи сделаны на таком же дисководе, то такая дискета свободно читается дисководом на 1.2 Мбайт; - если же на эту дискету записывать информацию на дисководе 1.2 Мбайт, то читаться дисководом на 1.2 Мбайт она будет, а дисководом на 360Кбайт нет, так как более широкая головка дисковода 360 Кбайт будет видеть одновременно две смежные дорожки от записи емкостью 1.2 Мбайт, т.е. информацию, записанную на двух соседних дорожках сразу; - в случаях крайней необходимости записи информации на дисководе 1,2 Мбайт, а чтения дискеты – дисководом 360 Кбайт, нужно использовать чистую дискету, новую неформатированную, или старую, но специально размагниченную, разметить эту дискету на дисководе 1.2 Мбайт, но в формате 360 Кбайт, командой FORMAT A : / F :360 (для DOS версии 4.0 и выше), или FORMAT A : / N / T :40 (для DOS версии 3.3), т. е. разметить диск в формате 40 дорожек, 9 секторов на дорожку и с уменьшенным током записи; тогда, и только тогда , эта дискета, записанная на дисководе 1.2 Мбайт, будет читаться на дисководе малой плотности. С дисководами 3.5" таких проблем нет, т.к. все 3.5" дисководы имеют одинаковую ширину дорожек. Сопряжение НГМД с CPU Функцию сопряжения FDD с CPU выполняет контроллер , освобождающий CPU от низкоуровневого управления приводом FDD: – включение-выключение шпиндельного двигателя, управление позиционированием головок на требуемый цилиндр, поиск и чтение сектора, перевод информации из параллельного кода в последовательный, и дополнение его синхросигналами при записи, обратная процедура при чтении, формирование интерфейса НГМД и т. д. CPU только управляет контроллером с помощью команд и слов состояния. Такая иерархия упрощает программирование ввода-вывода и повышает общую производительность вычислительной системы. Связь НГМД с контроллером происходит посредством интерфейса SA-450 (фирмы Shugart Associated). Среда интерфейса – два кабеля: - кабель питания и - кабель данных и управления. Распределение контактов в разъеме питания следующее: 1 - +12в 2 - общий (0v) 3 - общий (0v) 4 - +5в Распределение интерфейсных сигналов в разъеме данных и управления НГМД приведено в таблице 1.6. Таблица 1.6. Распределение сигналов в разъеме данных и управления НГМД: КОНТАКТ СИГНАЛ ВХОД/ВЫХОД НАЗНАЧЕНИЕ со стороны ВЫСОК.ПЛОТН. ДВОЙН.ПЛОТН. контроллера 1,2 reduced write O уменьшить ток записи резерв 3,4 reserved - резерв загрузить головку 5,6 drive select 3 O выбор привода 3 7,8 index I индекс (начало дорожки) 9,10 drive select 0 O выбор привода 0 11,12 drive select 1 O выбор привода 1 13,14 drive select 2 O выбор привода 2 15,16 motor on O включить шпиндельный двигатель 17,18 direction select O направление шагов 19,20 step O шаг позиционирования головок 21,22 write data O записываемые данные 23,24 write gate O признак записи 25,26 track 0 I головки на нулевой дорожке 27,28 write protect I защита от записи 29,30 read data I считанные данные 31,32 side select O выбор головки (поверхности) 33,34 discette change I дискета сменена готов все четные контакты разъема - сигналы интерфейса, все нечетные - общий (0v) Рекомендованный разработчиками вариант магистральной связи интерфейса НГМД показан на рисунке 1.11. +5v SN7438 (К155ЛА3) ┌┴┐ 744LS14 (К155ЛА11,ЛА18) ┌────┐ └┬┘220 oм ┌─────┐ ────│ & o─────────┴── ─ ─ ─ ─ ─ ─ ─ ─ ─ ──┬─────o 1 │───> ────│ │ 330 ом ┌┴┐ │ │ └────┘ └┬┘ └─────┘ ─┴─ Рисунок 1.11. Магистраль связи для НГМД. Описание сигналов интерфейса RS232C. Входные от контроллера: Reduced Write – уменьшить ток записи в головке для амплитудной коррекции, при высокой плотности записи. Drive Select 0, 1, 2, 3 – выборка дисковода с закоммутированным адресом (номером), соответствующим затребованному. Разрешает выбранному дисководу принимать все остальные сигналы от контроллера и выдавать данные, осведомительные сигналы и состояние – в контроллер. Motor On – сигнал на включение шпиндельного двигателя. Через секунду после него возможны операции чтения/записи. Direction Select – при высоком уровне на этом контакте разъема, сигнал STEP перемещает головки в направлении – от центра дискеты к периферии, при низком – от центра, к периферии. Step – перемещает головку на один шаг позиционирования (на одну дорожку). Длительность сигнала составляет 1 мксек. Write Data – импульс, длительностью 150 нсек, вызывает запись бита на диск при активном уровне сигнала Write Gate. Write Gate – признак записи. Разрешает работу канала записи дисковода. Он должен оставаться активным (нижний уровень) в течение 4–8 мксек после последнего записываемого бита данных. Перед поступлением этого сигнала шпиндельный двигатель должен быть включен, а головки прижаты. Side Select – выбор верхней (при низком уровне SS = L) или нижней (при высоком уровне SS = H) головки (стороны диска). Выходные от дисковода: Index – сигнализирует о начале дорожки. Track 0 – сообщает контроллеру, что головка находится на начальной, нулевой дорожке. Write Protect – активный уровень сигнала (WP=L) предупреждает контроллер, что запись на дискету запрещена (заклеено окно защиты записи на дискете 5,25", или поднята задвижка защиты записи на 3,5" дискете). При этом запись невозможна и контроллер, при попытке записи, сообщает программе о защите дискеты от записи. Read Data – выход считанной с дискеты смеси информационных и синхронизирующих сигналов. Discette Change – используется только в РС/АТ, для сигнализации о проведенной смене дискеты. В РС/АТ копия таблицы FAT дискеты хранится в буфере ОЗУ и используется для поиска нужных секторов. При смене дискеты старая таблица становится недействительной и должна быть считана с дискеты заново. Формат дорожки НГМД имееет следующую структуру: | AMS | CRC ams | ПОЛЕ ДАННЫХ | CRC поля Dn | ECC поля данных | здесь AMS – адресный маркер сектора в формате: № цил. - № головки - № сектора на дорожке, CRCams – циклическая контрольная сумма адресного маркера, ПОЛЕ ДАННЫХ – содержание информации в секторе, CRC поля Dn – циклическая контрольная сумма поля данных, ECC – код исправления ошибок в поле данных. Контроллер i8272 (отечественный аналог – КР1810ВГ72А) предназначен для чтения, записи, форматирования гибких дисков с одинарной (FM), удвоенной (MFM) и высокой плотностью в формате "IBM SYSTEM 34". Функционирование контроллера НГМД. Работа контроллера НГМД, на примере чтения сектора. Процедура чтения сектора состоит из шести шагов: 1) включение шпиндельного двигателя накопителя, соответствующего запрошенному адресу; 2) выполнение команды поиска сектора и ожидание прерывания от контроллера, указывающего, что сектор найден и информация считана в буфер сектора без ошибок; 3) инициализация контроллера DМА, для пересылки данных из буфера сектора контроллера в оперативную память; 4) посылка команды ЧТЕНИЕ буфера сектора и ожидание прерывания от контроллера, указывающего, что пересылка данных в память завершена; 5) получение информации о состоянии (статусе) контроллера; 6) выключение шпиндельного двигателя. Подробнее: 1) Посылка от CPU байта с адресом дисковода. Например, 1Сh – включить дисковод А:. Бит 2 = 1 в этой команде указывает, что головки должны остаться на текущей дорожке, если же бит 2 = 0, то требуется выполнить рекалибровку дисковода, т.е. предварительно установить головки на нулевую дорожку. 2) Команда ПОИСК передает байт, в котором указан номер искомой дорожки. После окончания поиска дорожки контроллер инициирует прерывание типа IRQ6 (для АТ), по которому BIOS устанавливает бит 7 статуса поиска = 1 (сектор найден). 3) Инициализация DMA (8237), состоящая из пяти шагов: - посылка кода чтения 46h, или кода записи 4Ah в порты 0В и 0С DMA; - вычисление 20-битового адреса памяти буфера в DRAM, куда будут посылаться данные из буфера сектора; - засылка вычисленного адреса в регистры адреса 04h и страницы 81h канала 2 DMA; - декремент регистра-счетчика байтов канала 2 (порт 05h) DMA; - разрешение работы канала 2 DMA (передача байта 02h в порт 0Аh). Инициализация контроллера DMA переводит его в ожидание данных от накопителя, а драйвер обмена данными с контроллером дисковода (BIOS) должен начать посылку командного файла в контроллер НГМД для пересылки данных. 4) Посылка в контроллер дисковода командного файла ЧТЕНИЕ или ЗАПИСЬ, соответственно. После этого через DMA передаются данные из НГМД в ОЗУ, или наоборот. 5) В фазе контроля, контроллером вырабатывается прерывание и происходит его обработка драйвером BIOS, которая считывает и анализирует байты состояния контроллера по команде ЧТЕНИЕ СОСТОЯНИЯ. Если используются процедуры DOS или BIOS, то байты состояния помещаются в область данных BIOS, начиная с адреса 0040:0042, а байт статуса дискеты сохраняется в адресе 0040:0041. 6) Выключение шпиндельного двигателя происходит через 5 секунд после завершения обмена. Выдержка в 5 секунд нужна, чтобы не проводить заново процедуру включения двигателя, если за это время потребуется новое обращение к НГМД. Контрольные вопросы. 1. Какие частоты синхронизации используются в FDD? 2. Какую емкость сектора FDD поддерживает MS DOS? 3. Можно ли использовать для чтения/записи на дисководе высокой плотности дискету, отформатированную и записанную на дисководе с удвоенной плотностью записи? 4. Каков порядок поиска нужного сектора на дискете? 5. Какие аппаратно-программные и аппаратные средства РС используются для пересылки считанных с дискеты данных в ОЗУ? 6. Что такое рекалибровка дисковода? 7. Как осуществляется контроль считанной с дискеты информации? 8. Находятся ли в контакте с поверхностью дискеты головки НГМД при чтении/записи? 1.5.2.2) Накопители на жестких магнитных дисках Накопитель на жестком магнитном диске (НЖМД, HDD,) содержит: - пакет дисков, - блок головок чтения/записи, - привод головок (позиционер), - плату электроники и интерфейса. Диски и головки. Особенность конструкции HDD в том, что диски, головки и позиционер помещены в герметичный бокс, называемый HDA (Head Disk Assembly – сборка жесткого диска) и встроенная в него система циркуляции воздуха содержит наружный и внутренний фильтры, защищающие диски и головки от пыли. Во время работы, НЖМД очень чувствительны к тряске и ударам: микро-аварии головок (кратковременные падения головок на поверхность диска) приводят к неустранимому повреждению магнитного покрытия пластин дисков. По этим причинам разборка HDD, без повреждений накопителя, в неспециализированных условиях практически невозможна. Воздушная подушка, возникающая при вращении дисков, благодаря аэродинамической форме держателей головок, держит головки над поверхностью дисков на высоте 2-5 мкм, т. е. головки не находятся в контакте с диском, что, вместе с защитой от пыли, позволяет использовать плотность записи в 20 – 30 раз большую, чем на дискетах. Головки НЖМД по технологии их изготовления могут быть композитными, ферритовыми или тонкопленочными. Первые – тяжелее, обеспечивают зазор между головками и поверхностями дисков в 10-20 микродюймов, сравнительно дешевы, позволяют достичь плотности записи в 1500 TPI. Тонкопленочные – используют специальный полупроводниковый кристалл; они легче, допускают зазор до 6 микродюймов и позволяют достичь плотности записи до 2000 TPI и больше. Позиционер. Позиционеры в НЖМД ранее использовались двух типов: с шаговым двигателем (ШД) и с соленоидным приводом (СП), последний называется также позиционером с подвижной катушкой. Сравнительные характеристики дисководов с шаговым и соленоидным приводами приведены в таблице 1.7. Таблица 1.7. Сравнительные характеристики дисководов с шаговым и соленоидным приводами. ПАРАМЕТР ШД СП скорость позиционирования малая высокая чувствительность к темпе- ратурным изменениям высокая нет чувствительность к ориен- тации дисковода высокая нет автопарковка головок нет есть обслуживание периодическое нет надежность малая хорошая сложность малая высокая стоимость низкая высокая. Система с шаговым двигателем – система "открытого управления": сколько выдано сигналов ШАГ, столько и выполнено перемещений головок по цилиндрам. Считается, что головки автоматически точно устанавливаются на дорожки, но, при изменениях температуры, диски сжимаются или расширяются, поэтому позиционирование получается не вполне точным, следовательно, чтение – не вполне устойчивым, особенно при включении холодной системы. В настоящее время жесткие диски с шаговым двигателем не выпускаются и их можно встретить только в очень старых компьютерах типа IBM-286. Соленоидный привод, вследствие существенных преимуществ перед приводом с ШД, что хорошо видно из приведенной выше таблицы 1.7, начал применяется в накопителях, емкостью более 100 Мбайт и используется во всех современных жестких дисках. Накопитель с СП имеет специальный сервопривод, следящий за тем, чтобы головка устанавливалась точно на цилиндр. Для этого одна из поверхностей пакета дисков (служебная) содержит специальную информацию, записанную уже на заводе-изготовителе, и не участвует в запоминании данных, не форматируется и не может быть восстановлена после повреждений. Эта поверхность называется DSS (Dedicaded-Servo-Surface) и содержит также индексные метки, соответствующие цилиндрам и секторам диска. В некоторых типах дисков, сервоинформация пишется в процессе форматирования просто между дорожками. Дисководы с выделенной поверхностью – более быстродействующие и позволяют большие плотности TPI, а с сервоинформацией, встроенной между информационными дорожками имеют большую надежность хранения информации в условиях колебаний температуры, когда взаимные размеры служебного и рабочих дисков могут изменяться. Соленоидная система привода – это система "с замкнутой петлей управления". Сервосистема, имея 100% отрицательную обратную связь, постоянно следит за положением головок относительно дорожек и корректирует его в процессе работы. Парковка головок дисководов с соленоидным приводом – пружинная, а дисководов с ШД электрическая, что, в последнем случае, требует автономных источников тока (накопительных емкостей) питания привода для парковки головок при нештатных отключениях питания. Плата электроники. Плата электроники, называемая иногда интерфейсной платой, содержит: 1) схемы управления шпиндельным двигателем, 2) схемы управления позиционером, 3) тракт чтения информации с диска, 4) тракт записи информации на диск, 5) элементы конфигурирования дисковода, 6) формирователи сигналов от датчиков ИНДЕКС, TRACK-0, 7) схемы сопряжения электроники диска с интерфейсом дисковой системы по уровням, логике и т.д., 8) разъемы для подключения компонент накопителя, интерфейса связи с адаптером дисков и питания. Для выработки сигналов INDEX и TRACK-0, в HDD нет оптических датчиков, как в FDD, а используются специальные индексные дорожки. После включения питания и разгона шпиндельного двигателя ищется служебная дорожка "–1", устанавливается внутренний счетчик цилиндров, головки перемещаются на цилиндр 0 и сигнал TRACK-0 передается через интерфейс контроллеру. Индексная "дорожка –1" содержит специальную метку для опознания дорожки именно как "–1". Эксплуатационные характеристики HDD. Номенклатура HDD включает много типов дисководов, отличающихся: - максимальной емкостью, - интерфейсом,