Главная Учебники - Разные Лекции (разные) - часть 23
ордена Трудового Красного Знамени высшее техническое училище им. Н.Э. Баумана Утверждены редсоветом МВТУ ИСДВДСВАВИВ «УВКЦИОНШШХ УЗЛОВ ЭВМ Методические указания к лабораторным работам по курсу "Схемотехника ЭВМ" Под редакцией Ю.М. Смирнова ньг.! nmv.
au,
Баесмзтреян в одобрены______ т.
в учебно-методиче- тодэтеской комиссией «акиатета Н 19,1 ским управлением 06.02.85 г. Рецензент к.т.н. доц. А.В. Меньков © - Московское высшее техническое учтите имени Н.Э. Баумана Цель лабораторного практикума - закрепление теоретического материала путем экспериментального макетирования и исследования типовых узлов ЭВИ, а также развитие навыков по их сборке, наладке и проверке функционирования с помощью измерительной аппаратуры. В данных методических указаниях приведены необходимые для выполнения работ теоретические сведения, методика оценки параметров узлов теоретическим :<
?"■ .^лериментальным способами, варианты заданий, a tl же
конкретно? указания по порядку выполнения каждой работы. Лабораторным исследованиям предшествует самостоятельная проработка студентами теоретической части методических указаний к данной лабораторной работе. Результаты работ оформляются а виде отчетов по установленной форме. Редактор Н.Н.Филимонова Корректор Л. И.Малютина Бесплатно. Подписано к печати Ю.06.85 г. План 1985 г., # 36. Типография МШУ. 107005, Москва, Б-5, 2-я Бауманская, 5. < Работа * I. ИССЛЕДОВАНИЕ ДЕШИФРАТОРОВ Цель работы
- изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов. В процессе самостоятельной подготовки к
работе необходимо ознакомиться с теоретическими сведениям! и подготовить по каздо-му пункту раздела "Задание и порядок выполнения работы" расчетные и теоретические материалы, выполнить синтез десятичного дешифратора и составить схемы исследуемых дешифраторов. Перед началом работы предъявить преподавателю рабочие материалы для проверки" и обсуждения. После выполнения работы кавдый студент обязан представить преподавателю аккуратно офорлленныж отчет. Продолжительность работы - 4 часа. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
Дешифратором называется комбинационный узел, преобразузкцкй каждый набор двоичных входных сигналов в информационный с;:гкал на выходе, соответствующем эточу набору. Количество выходов дешифратора равно числу разрешенных наборов входных сигналов. В дешифраторе с п
входами и /< выходами Х'$2п
.
Дешифратор, имеющий *?" выходов, называется полным, при меньшем числе выходов - неполным. Наборам двоичных входных сигналов дешифратора можно поставить в соответствие /7 -разрядные двоичные числа. Если выходы дешифратора обозначить буквами h
(/' = с,'/,
<?,..., к -
/ = г "- /)
, то информационный сигнал появляется на том выходе, у которого значение индекса J
(т.е. номер выхода) равно двоичному числу, образованному набором входных сигналов. Таким образом, дешифратор"" преобразует поданный на его входы код числа с выдачей .информационного сигнала на один из выходов. В ЭВМ дешифраторы применяются дал преобразования кодов операций в управляющие сигналы, для преобразования адресов ячеек памяти в сигналы выборки ячеек при записи и считывании информации из них, д^дЯ переключения каналов в многоканальных коммутаторах электрических сигналов и т.д. функционирование дешифратора описывается системой логичес-Ех функций: (2) (I) где я
, (
£
*
Qf
,2,..:,
n
-
fj
- входные переменные (сигналы;; 1
/
j
{/=
Qf
,2,...,
K
"-/
J
-
внходы дешифратора. Основными
параметрами
дешифраторов
являются: а) количество входов и выходов; б
)
входные и выходные напряжения и токи 0 и I: Т
^. ,
в} коэффициент разве .^злек:"=г по выходу К/вол \
г) напряжение статической помехи С^лсГ
; д) потребляемая мощность Oar
(или чя»Тпот
); е) времена задержки распространения сигнала при включении Параметры б, в, г дешифратора определяются аналогичными параметрами логических элементов, на которых они строятся. Быстродействие и потребляемая мощность зависят как от используемой элементной база,
так и от способа построения схемы дешифратора. Существуют три основных способа построения дешифраторов: линейный, пирамидальный, ступенчатый. Линейный дешифратор
строится непосредственно s соответствии о системой функций (I) и состоит из «?" конъюнкторов с /7 входами кавдый.. Для /7 = 3 система функций (I) и таблица истинности дешифратора (табл. I) имеют следующий вид: Таблица
I
4 Электрическая функциональна-: схема и услокгое графическое изображение дешифратора приведены соответственно на рис. I и 2. Назначение W
-входа будет пояснено ниже. В данном дешифраторе каждый набор входных сигналов преобразуется в сигнал I на соответствующем выходе. При атом на.остальных выходах действуют сигналы 0. Такой дешифратор называется дешифратором с прямыми выходами. При построении дешифратора ва элементах И-НЕ реализуется система функций: Такой дешифратор называется дешифратором с инверсными выходами. Его условное обозначение приведено ва рис. 3. 5 Иге
. 2
Рис
. 3
Время
задеряии
распространения
сигнала
в
линейной
дешифра
торе
равно
времени
задержки
распространения
сигнала
в
цепи
после
довательно
р
шченных
.
влся
,:?\.1
п
И
(
И
-
НЕ
)
и
инвертора
.
Питакидальный
дешифратор
строится
на
основе
последователь
ной
(
каскадной
)
реализации
выходных
функций
.
Сналача
реализуются
конъюнкцш
.
двух
переменных
:
На
втором
этапе
реализуют
все
конъюнкции
трех
переменные
путем логического
умножения
каждой
ранее
полученной
,
конъюнкции
двух
переменных
на
переменную
Аг
(
Лг
) :
Далее
каядуо
из
полученных
выше
конъюнкций
трех
переменных
умно
жают
на
/}3
(
Я
*,)
в
т
.
д
.
Таким
образом
на
кавдом
следующем
этапе
получают
вдвое
больше
конъюнкций
,
чем
на
предыдущем
г
,
тале
.
Пирамидальные
дешифраторы
независимо
от
числа
чх
входов
строятся
на
основе
только
двухвходовых
конышкторов
.
Величина
'*"-
коэффициента
разветвлении
конмшкторов
по
выходу
равна
двум
.
функциональная
схема
пирамидального
дешифратора
для
/7 = 3
приведена
на
рис
. 4.
Для
построения
пирамидального
дешифратора
на
п
входов
требуется
«
? (-2
п
-2)
двухвходовых
конъюнкторов
.
Количество
пос
ледовательно
включенных
элементов
равно
(
г
>- /) .
Так
как
'
время
задержки
распространения
сигнала
в
дешифраторе
в
(
i
~/)
раз
больше
времени
задержки
распространения
сигнала
в
коньюнкторе
,
быстродействие
такого
дешвЦатора
оказывается
низким
при
п
»
/
т
Поэтому
в
настоящее
время
такие
дешяйаторн
находят
ограничен
ное
примене
.
ле
.
6 ■: ...:
>"■■■■■ , •: ■-.: .. Й!О. 4
Ступенчатый дешифратор строится на основе двух дешифраторов на т
и (п-т)
входов и 2п
двухвходовых конъюнкторов. Если п -
четное, то /п» ^ ; при нечетном п
величины гп
и f/7-/^/отличаются на единицу: Электрическая функции ольная схема двухступенчатого дешифратора приведена на рис. 5. При большом числе входов /7 ступенчатые дешифраторы имеют существенно меньшие аппаратурные затраты, чем линейные и пирамидальные. 7 I
Устранение гонок в дешифтатотах
Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки (состязания), приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование. Стробирование - это выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками. На рис. I, 2, 3, 4 показан стробируодий вход W
. Стро-61.7ВДИЙ сигнал на'этом входе не должен действовать во время переходных процессов в дешифраторе, функционирование дешифратора соотробированием определяется.системой логических функций; (4)
Дешифраторы различных серий интегральных микросхем (ИМС), как правило, имеют несколько входов стробирования; сигналы на этих входах внутри схемы объединены логической функцией. Например, в ИМС К155ВДЗ два входа объединены коныоктивно: Стробируиций вход используется также для наращивания дешифратора. На рис. 6 приведена схема ступенчатого дешифратора с четырьмя А-входами, построенная на дешифраторах с двумя А-входа-ми. При этом один стробирующий вход используется для наращивания дешифратора, а второй - собственно для стробирования выходной ступени. При увеличении числа входов на единицу получим схему, показанную на рис. 7. ИМС К155ВДЗ - сдвоег"нй дешифратор с общими адресными входами Ао
,
А
/
. Первый дешифратор имеет прямой 2>
и инверсный S
,
стробируицие входы,, второй - два инверсных входа 5
и S
?
. При наращивании дешифратора объединенные входы 2
и £
являются адресным входом А
2
,
а объединенные стробирующие входы 5)
и S
2
-
входом стробирования С
(рис. 8) 9 Рис. 6
ДешиФготортдемгаьтаплексор
Стробируемый дешифратор может
выполнять функции дат/льтнплекснро-вания, т.е. передавать сигналы, поступающие на стробирующий вход, на
выход, ноивр которого задается
входными сигналами Аг
. Поэтому
■^ снгвалн я входы, ю которые
они поступают, нваивяются также адресными.
Рве. 8
Дешифраторы
двоичво
-
десятичннг
кодов
Функционирование
дешифратора
двоично
-
десятичного
кода
(
Д
-
ко
-
да
)
с
весами
8-4-2-1
определяется
системо
!
логических
функций
?
Ю
(5)
Ъ-*6**А,АО
.
Ъ*Ял
АгА,Ао
*'+****• '
Ь-АЛ
АЛ
4~Х.
t^jA**'
**A,AZ*A.
йв
. 9
Ею
. in
^
«
"^
«
щда
, te,.
мешщ
/
рвтотр
имеет
4
входа
и
10
выходов
,
т
.
е
.
является
яепол
-
ннм
.
Неисшльэуаше
,
т
.
е
.
запрешенвые
набор»
входных
сигналов исиольвуются
для
минимизации
системы
фуакций
(5).
В
качестве
примера
ва
рве
. 9
и
10
приведены
карги
Зейча
,
на
которые
соофвот
-
ствевво
нанесены
функции
%-
и
/% .
Знакаки
"
х
"
отмечены
клетки
неиспользуемых
наборов
переменных
Ао
, /}, ,
^?
,
А
3
.
Мвни
-
мвзяруя
функции
/
у
в
%
с
учетом
нексяользуемых
наборов
пере
-
мевннх
,
получим
: ^,4^4, ^-^4"
(6)
Каждый пд Дни»» имеет своя жшаюх&гуеше жйеуи
входных
II
12 Таблица 2 Задание и порядок выполнения работы
I. Исследование линейного двухвходового дешифратора с инверсными выходами: а) собрать линейный стробируемый дешифратор на элементах ЗИ-НВ; наборы входных сигналов Ао
, А,
задать с выходов Qo
, Qf
четырехразрядного счетчика на С/К -
триггерах (рис. II); подключить светоше индикаторы к выходам триггеров и дешифратора; : в)
подать на вход счетчика сигнал с выхода генератора ;^0дийбч. имп."; изменяя состояние счетчика, составить таблипу ;»япрннос*в щваг1!О<^&юто жвшш1Ш&тора,
(т.е. при V «V-)-.;
' г) определить амплитуду помех, вызванных гонками, на выхо д) снять временные диаграмм сигналов стробируеного дешвфра- " * ' ", задерганный линией задеркки лабораторного макета 711-11; в) определить время задержки, необходимое для исключения по-ме'х иг
.
выходах дешифратора, вызванных гонками. 2. Исследование дешифратора двоично-десятичного кода: а) составить таблицу истинности дешифратора Д-вода, номер б) проВч ,ти синтез д^г- _
t
агора Д-кода; в) собрать линейный д>-шу*-' р Д-кода на элементах И-ЯВ; г) подать на вход счетчика сигналы СИ-1 " Л."; д) снять временные диаграммы сигналов дешифратора; е) используя временные диаграммы входных и выходных сигна 3. Исследование дешифраторов ДОС К155ИД4 (см. ряс. 8): ' а) снять временгше диаграммы сигналов двухвходового дешиф б) определить время.задержки стробируюиего еггаала, необхо^ в) собрать схему трехвходового дешифратора на основе двииф-: Аг
с выходов Оо
,
Q
, ,
Gi
счетчика (см. рис. II); «вять временные диаграммы сигналовдешифратора %
составить по вей таб-лшцу истинности. 4. Исследовать работоспособность дешифраторов ДОС 533ИД7, а) собрать стробируемый дешифратор на 4 входа на основе б) снять временные диаграмм» сигналов дешифратора, подавая счетчика (см. рис. II), а на стробирую-щий вход - импульсы СИ-1 " Л_ "', задержанные линией задержки макета. 5. Составить отчет. Требования
к
отчету
Отчет должен содержать электрические функциональные схемы, таблицы истинности, временные диаграммы сигналов исследуемых дешифраторов, результаты из- мерений параметров выходных сигналов дешифраторов. Контрольные
вопросы
1. Что называется дешифратором? 2. Какой дешифратор называется полным (неполна.:)? 3. Определите закон функционирования дешифратора аналити 4. Поясните основные способы построения дешифраторов. 5. Что называется гонками и как они устраняются? 6. Каковы способы наращивания дешифраторов по количеству 7. Объясните схему включения дешийратора-демультпплексора. 8. Поясните методику синтеза неполных дешифраторов. Работа
»
2.
ИССЛЕДОВАНИЕ РЕГИСТРОВ СДВИГА Цель
работы
- изучение принципов построения регистров сдвига, способе преобразования параллельного кода в последовательный и обратно, пакетирование регистров сдвига и их экспериментальное исследование. В
процессе
самостоятельной
подготовки
к работе необходимо ознакомиться с теоретическими сведениями и подготовить по каждому пункту раздела "Задание и порядок выполнения работы" расчетные и теоретические материалы, электрические функциональные схемы исследуемых регистров и'временные диаграммы сигналов регистра сдвига. Перед началом рабе л
предъявить преподавателю рабочие материалы для проверки и обсуждения. После выполнения работы каждый студент обязан представить преподавателю аккуратно оформленный отчет. Продолжительность работы - 4 часа. 15 Теоретические
сведения
Регистром называется операционный узел ЦВМ, предназначенный По сг.зеобу ввода и вывода информации различают регистры па Рассмотрим схемы регистров- различного назначения. Параллельный регистр (рис. 13) обеспечивает прием, хранение и передачу слова. Схема построена на триггерах £
S
-типа и логических элементах И, И-ИДИ. Входные логические элементы обеспечивают прием слова в момент прихода управляющего сигнала записи ("Зап."), выходные - передачу слова из регистра в прямом или об-ратном коде в зависимости от управлявшего сигнала. Регистр имеет N
информационных входов х
/ ,
х
г
>
•••» «^v # ^
выходов^ , U
,
.... j^j/ и четыре входа для управляющих сигналов. С помощью управлятщего сигнала установки нуля ("Уст.О")-,- по тановки нуля и записи недопустимо, так как комбинация ,? = /? ■ =
= I на входах &
S
-триггера является запрещенной. Считывание ин-' формации из регистра осуществляется в прш,:ом или обратном коде по сигналу выдачи прямого (ВПК) или обратного (ВОК) кода. Очевидно,, что одновременное действие сигналов'ЕПК и ВОК запрещено. В каждом разряде рассматриваемого.регистра прием и выдача информации осуществляются по одному каналу. Период работы такого регистра т
Ле
(^
за
./>.
с
/>
А
,
л
~
среднее время задержки распространения сигнала в логическом элементе И; (£
зэ
о
)
Г
а
~
в
Ремя
задержки распространения с г нала в триггере, в качестве которого можно принять большее из времен задержек - *&/>
•
■<*£> ^
гге
^;
Ёсц
—
время считывания информации из регистра. Рис. 13 Примечание
. Если учитывать время перехода t
',
t
'
элемента из одного состояния в другое, то период следует увеличить на большую из величин tc
-' ,
tiO
'
17 В
регистре
,
изображенном
на
рис
. 14,
для
записи
ис
пользуется
парафазный
код
сло
ва
,
т
.
е
.
одновременно
прямой и
обратный
коды
.
Прием
информации
в
регистр
в
этом
случав осуществляется
без
предварительной
установки
его
в
нулевое
состояние
,
т
.
е
.
за
один
такт
.
По
сигналу
записи
триггер
с
-
го
разряда
регистра
устанавливается
в
состояние
,
соответствующее
значению
х
-
,
независимо
от
предшествующего
состояния
триггера
.
Выдача
информации
из
ре
гистра
происходит
также
в
парафазном
коде
по
двум
каналам
при
поступлении
сигнала
считыва
-
.
ля
,
или
выдачи
кода
(
ВК
).
Период
рабо
ты
регистра
с
приемом
информации
в
n
-
рафазном
коде
Выдача
кода
из
регистра часто
совмещается
с
записью кода
на
другой
регистр
.
При
этом
схему
передающего
регист
ра
'
можно
упростить
,
исключив
из
нее
схемы
выдачи
кода
я соединив
непосредственно
вы
ходы
триггеров
Q
' ,
Q
'
пере
дающего
регистра
с
информа
ционными
входами
принимающего
регистра
(
рис
. 15).
Операция
сдвига
заключается
в
перемещении
содержимого
всех разрядов
регистра
влево
иди
вправо
на
определенное
число
разрядов
.
Для
сдвига
кода
используются
регистры
сдвига
,
которые
в
зависимости
от
направления
сдвига
делятся
на
регистры
со
сдвигом
информации
вправо
(
в
сторону
младших
разрядов
);
регистры
со
сдви
гом
информации
влево
(
в
сторону
старших
разрядов
);
реверсивные
регистры
,
обеспечивающие
сдвиг
информп
.
ш
вправо
или
влево
в
за
висимости
от
управляющего
сигнала
.
Регистры
сдвига
находит
широкое
применение
в
цифровой
техни
ке
.
Они
могут
использоваться
в
устройствах
управления
в
качестве
распределителей
импульсов
,
для
построения
кольцевых
считчиков
,
18
для
преобразования
параллельного
кода
в
последовательный
и
обрат Для
построения
регистров
сдвига
могут
быть
использованы
триггеры
разных
типов
:
«
Z
1
,
QS
,
C
?
Af
, 2>
V
.
В
регистре
на
потенциаль
ных
элементах
сдвиг
информации
осуществляется
обычно
по
двухтактной
схеме
.
В
этом
случае
каждый
разряд
регистра
сдвига
состоит из
двух
триггеров
:
ооновного
и
вспомогательного
.
На
рис
. 16
приведена
схема
регистра
для
сдвига
информация
вправо
,
выполненная
на
тактируемых
#
S
-
триггерах
.
Основные
и
вспомогательные
триг
геры
образуют
два
регистра
:
основной
(>?<?/)
я
вспомогательный
(#<?<?). Сдвиг
информации
в
схеме
осуществляется
за
два
такта
,
сначала
по
сигналу
Cf
содержимое
основного
регистра
переписывается во
вспомогательный
,
а
ватем
по
сигналу
cs
информация
из
вспомогательного
регистра
возвращается
в
основной
регистр
со
сдвигом
на
один
разряд
вправо
.
Направление
сдвига
и
количество
разрядов
,
на
которое
проводится
сдвиг
,
определяется
коммутацией
выходов
одного
.
и
входов
другого
регистра
. .
Регистр
,
изображенный
на рис
.16,
за
одну
посылку
управ
ляющих
импульсов
С
/ ,
С
2
обеспечивает
сдвиг
информации на
один
разряд
вправо
.
Для
сдвига
на
т
разрядов
требует
ся
т
таких
посылок
.
Две
по
следовательности
управляющих
сигналов
С
, ,
С
£
.
можно
ва
-
менить
одной
С
,
,
соединяв
шину
Cf
с
шиной
Сж
через
ин
вертор
.
Рис
. 16
Пря
использования
интег
ральных
триггеров
о
двухступен
чатым
запоминанием
информации или
триггеров
о
динамическим управлением
записью
схемы
ре
гистров
еда
-
тов
приобретав»
более
простой
вид
(
рис
.
Г
7).
Выходы
одних
триггеров
непосредственно
соединяются
о
вхо-
дами
других
,
а
сигналы
сдвига
подаются
на
общую
линию
,
соединен
-
19
В
случае
применения
триггеров
,
с
пряным
динамическим
управле
нием
(
рис
176)
состояние
регистра
изменяется
от
положительного
фронта
сигнала
сдвига
,
как
показано
пунктиром
на
рис
. 17
г
,
в
других
случаях
-
от
отрицательного
фронта
.
20 '
.
Задание
и
порядок
проведения
работы
1.
Пользуясь
исходными
данными
,
приведенными
в
табл
. 3,
на 2.
Ознакомиться
с
лицевой
панелью
учебного
макета
.
Собрать -
Примечание
.
При
сборке
схемы
на
макете
можно
рассматривать
незадёисТгвованннй
вход
как
вход
,
на
который
подан
сигнал
логиче
ской
единицы
.
Таблица
3
Проверить
цепь
установки
начального
состояния
,
для
этого
на линию
сигналов
сдвига
подать
нулевой
потенциал
.
Выход
генератора
импульсов
соединить
с
гнездом
"
Синхр
."
формирователя
одиночного импульса
.
Одиночный
импульс
отрицательной
полярности
,
формируемый
на
выходе
формирователя
при
наиатии
кнопки
,
подать
на
линию установки
начального
состояния
.
Для
контроля
состояния
регистра
х
выходу
каждого
разряда
подключить
световой
индикатор
.
Пользуясь
схемой
,
приведенной
на
рис
. 18,
собрать
узел
формирования
управляющих
сигналов
начальной
установки
в
сдвига
С
, .
Соединить
источники
управляющих
сигналов
с
соответствующими
вхо
дами
регистра
сдвига
.
Для
запуска
регистра
нажать
кнопку
форми
-
.21
Рис
. 18
3.
Определить
минимальную
длительность
импульса
сдвига
.
|